| 1 |
1
제1 접지 전압 노드 및 제2 접지 전압 노드 사이에 연결되는 적어도 하나 이상의 비트셀을 포함하는 비트셀부; 및상기 제1 접지 전압 노드와 상기 제2 접지 전압 노드 사이의 연결을 제어하는 제1 트랜지스터, 상기 제1 접지 전압 노드의 제1 접지 전압을 플로팅(floating)하는 제2 트랜지스터, 및 상기 제2 접지 전압 노드의 제2 접지 전압을 플로팅(floating)하는 제3 트랜지스터를 포함하고, 상기 제1 트랜지스터, 상기 제2 트랜지스터 및 상기 제3 트랜지스터를 이용해서, 상기 비트셀부에 공급되는 상기 제1 접지 전압 및 상기 제2 접지 전압을 제어하는 제어부를 포함하고,상기 제어부는, 상기 비트셀부 중에서 선택된 비트셀에 대한 라이트 동작 시, 상기 제1 트랜지스터를 턴오프하고, 상기 제2 트랜지스터를 턴온하며, 상기 제3 트랜지스터를 턴오프하여 상기 제2 접지 전압 노드의 제2 접지 전압을 플로팅(floating)하는정적 랜덤 액세스 메모리
|
| 2 |
2
삭제
|
| 3 |
3
제1항에 있어서,상기 제어부는, 상기 선택된 비트셀에 대한 라이트 동작 시, 상기 제2 접지 전압 노드의 제2 접지 전압을 플로팅(floating)한 후, 상기 선택된 비트셀에 연결된 워드 라인의 전압을 로우(low) 레벨에서 하이(high) 레벨로 전환하는정적 랜덤 액세스 메모리
|
| 4 |
4
제1항에 있어서,상기 제어부는, 상기 선택된 비트셀에 대한 라이트 동작 시, 상기 비트셀부에 연결된 제1 비트 라인에 전원 전압을 인가하고, 상기 비트셀부에 연결된 제2 비트 라인에 접지 전압을 인가하는정적 랜덤 액세스 메모리
|
| 5 |
5
제4항에 있어서,상기 제어부는, 상기 비트셀부에 입력되는 상기 제1 접지 전압 및 상기 제2 접지 전압과 관련된 통합 접지 전압을 차단하기 위한 제4 트랜지스터를 더 포함하는정적 랜덤 액세스 메모리
|
| 6 |
6
제5항에 있어서,제3 접지 전압 노드 및 제4 접지 전압 노드 사이에 연결되는 적어도 하나 이상의 인접 비트셀을 포함하는 인접 비트셀부를 더 포함하는정적 랜덤 액세스 메모리
|
| 7 |
7
제6항에 있어서,상기 제어부는, 상기 제3 접지 전압 노드와 상기 제4 접지 전압 노드 사이의 연결을 제어하는 제5 트랜지스터, 상기 제3 접지 전압 노드의 제3 접지 전압을 플로팅(floating)하는 제6 트랜지스터, 및 상기 제4 접지 전압 노드의 제4 접지 전압을 플로팅(floating)하는 제7 트랜지스터를 더 포함하고,상기 제5 트랜지스터, 상기 제6 트랜지스터 및 상기 제7 트랜지스터를 이용해서, 상기 인접 비트셀부에 공급되는 상기 제3 접지 전압 및 상기 제4 접지 전압을 제어하는정적 랜덤 액세스 메모리
|
| 8 |
8
제7항에 있어서,상기 제어부는, 상기 인접 비트셀부에 연결된 제3 비트 라인 또는 제4 비트 라인의 전원 전압이 방출된 후, 상기 제4 트랜지스터를 턴오프하여 상기 통합 접지 전압을 플로팅(floating)하는정적 랜덤 액세스 메모리
|
| 9 |
9
제4항에 있어서,상기 비트셀부와 상기 제어부 사이에서의 전압 공유를 제어하는 트랜지스터들을 포함하고, 상기 제1 비트 라인과 상기 제2 비트 라인의 전압 공유를 제어하는 트랜지스터들을 포함하는 크로스 커플부를 더 포함하는 정적 랜덤 액세스 메모리
|
| 10 |
10
제5항에 있어서,인버터 체인 딜레이를 이용하여 상기 통합 접지 전압을 플로팅(floating)한 후, 상기 플로팅된 통합 접지 전압을 음전압(negative voltage)으로 전환하는 회로 보호부를 더 포함하는정적 랜덤 액세스 메모리
|
| 11 |
11
제10항에 있어서,상기 제어부는, 상기 회로 보호부가 상기 통합 접지 전압을 상기 음전압(negative voltage)로 전환할 시, 상기 제1 트랜지스터, 상기 제2 트랜지스터, 상기 제3 트랜지스터 및 제5 트랜지스터를 턴온하고, 상기 제4 트랜지스터, 제6 트랜지스터, 및 제7 트랜지스터를 턴오프하는정적 랜덤 액세스 메모리
|
| 12 |
12
제10항에 있어서,상기 제어부는, 상기 음전압(negative voltage)로 전환된 후, 워드 라인의 전압을 로우 레벨에서 하이 레벨로 전환하여, 상기 비트셀부 중에서 선택된 비트셀에 대한 리드 동작을 수행하는 정적 랜덤 액세스 메모리
|
| 13 |
13
제1 접지 전압 노드 및 제2 접지 전압 노드 사이에 연결되는 적어도 하나 이상의 비트셀을 포함하는 비트셀부; 및 상기 제1 접지 전압 노드와 상기 제2 접지 전압 노드 사이의 연결을 제어하는 제1 트랜지스터, 상기 제1 접지 전압 노드의 제1 접지 전압을 플로팅(floating)하는 제2 트랜지스터, 및 상기 제2 접지 전압 노드의 제2 접지 전압을 플로팅(floating)하는 제3 트랜지스터를 포함하는 제어부를 포함하는 정적 랜덤 액세스 메모리의 제어 방법으로서,상기 제어부는, 상기 제1 트랜지스터, 상기 제2 트랜지스터 및 상기 제3 트랜지스터를 이용하여 상기 비트셀부에 공급되는 상기 제1 접지 전압 및 상기 제2 접지 전압을 제어하고, 상기 비트셀부 중에서 선택된 비트셀에 대한 라이트 동작 시, 상기 제1 트랜지스터를 턴오프하고, 상기 제2 트랜지스터를 턴온하며, 상기 제3 트랜지스터를 턴오프하여 상기 제2 접지 전압 노드의 제2 접지 전압을 플로팅(floating)하는정적 랜덤 액세스 메모리의 제어 방법
|
