| 1 |
1
복수의 블록들 중 어느 하나의 블록을 선택하는 블록 선택부;상기 선택된 어느 하나의 블록에서 리드(read) 동작 또는 라이트(write) 동작을 수행하기 위한 비트셀(bitcell)을 선택하는 비트셀 선택부;상기 선택된 비트셀(bitcell)의 제1 스토리지 노드(storage node) 및 제2 스토리지 노드(storage node)와 제1 로컬(local) 비트라인 및 제2 로컬(local) 비트라인 사이의 전압 공유를 제어하는 전압 공유 제어부; 및상기 선택된 비트셀(bitcell)에서 상기 제1 및 제2 스토리지 노드(storage node)에 대한 라이트(write) 동작을 지원하도록, 제1 라이트(write) 트랜지스터(transistor), 제2 라이트(write) 트랜지스터(transistor), 제1 라이트(write) 지원 트랜지스터(transistor) 및 제2 라이트(write) 지원 트랜지스터(transistor)를 제어하는 라이트 어시스트부를 포함하고,상기 선택된 비트셀(bitcell)은 상기 제1 라이트(write) 지원 트랜지스터(transistor) 및 상기 제2 라이트(write) 지원 트랜지스터(transistor)를 포함하며,상기 제1 라이트(write) 트랜지스터(transistor)는 상기 제1 라이트(write) 지원 트랜지스터(transistor)와 제1 라이트(write) 워드 라인을 공유하고,상기 제2 라이트(write) 트랜지스터(transistor)는 상기 제2 라이트(write) 지원 트랜지스터(transistor)와 제2 라이트(write) 워드 라인을 공유하며,상기 라이트 어시스트부는상기 제1 또는 제2 스토리지 노드(storage node) 중 어느 하나의 전압이 상기 제1 또는 제2 로컬(local) 비트라인 중 어느 하나를 통하여 디스차지되도록 상기 제1 라이트(write) 트랜지스터(transistor) 또는 상기 제2 라이트(write) 트랜지스터(transistor) 중 어느 하나를 턴온하는정적 랜덤 액세스 메모리 장치
|
| 2 |
2
제1항에 있어서,상기 블록 선택부는, 홀드(hold) 동작 시, 상기 제1 로컬(local) 비트라인 및 상기 제2 로컬(local) 비트라인과 상기 라이트 어시스트부에 연결되는 제1 라이트 비트라인 및 제2 라이트 비트라인을 프리-차지(pre-charge)하고, 상기 선택된 블록에 연결되는 제1 리드 비트라인 및 제2 리드 비트라인을 프리-디스차지(pre-discharge)하는정적 랜덤 액세스 메모리 장치
|
| 3 |
3
제2항에 있어서,상기 전압 공유 제어부는,상기 홀드(hold) 동작 시, 상기 제1 스토리지 노드(storage node) 및 상기 제2 스토리지 노드(storage node)와 상기 제1 로컬(local) 비트라인 및 상기 제2 로컬(local) 비트라인 사이의 전압 공유를 차단하도록, 상기 비트셀(bitcell)이 포함하는 제1 패스 게이트(pass gate) 트랜지스터 및 제2 패스 게이트(pass gate) 트랜지스터(transistor)를 제어하여, 상기 제1 스토리지 노드(storage node) 및 상기 제2 스토리지 노드(storage node)의 데이터를 유지하는정적 랜덤 액세스 메모리 장치
|
| 4 |
4
제3항에 있어서,상기 전압 공유 제어부는,상기 제1 스토리지 노드(storage node)와 상기 제1 로컬(local) 비트라인 사이의 전압 공유를 제어하고, 상기 제2 스토리지 노드(storage node)와 상기 제2 로컬(local) 비트라인 사이의 전압 공유를 제어하는정적 랜덤 액세스 메모리 장치
|
| 5 |
5
제4항에 있어서,상기 전압 공유 제어부는,상기 리드(read) 동작 시, 상기 제1 스토리지 노드(storage node)와 상기 제1 로컬(local) 비트라인 사이의 전압을 공유하도록 상기 제1 패스 게이트(pass gate) 트랜지스터(transistor)를 턴 온하고, 상기 제2 스토리지 노드(storage node)와 상기 제2 로컬(local) 비트라인 사이의 전압을 공유하도록 상기 제2 패스 게이트 트랜지스터(transistor)를 턴 온하는정적 랜덤 액세스 메모리 장치
|
| 6 |
6
제5항에 있어서,상기 리드(read) 동작 시, 상기 제1 스토리지 노드(storage node)에 로우 전압에 상응하는 데이터가 저장된 경우, 상기 제1 스토리지 노드(storage node)와 상기 제1 로컬(local) 비트라인 사이의 전압 공유에 기초하여 상기 제1 로컬(local) 비트라인의 전압이 상기 제1 스토리지 노드(storage node)에 유입되고, 상기 제1 로컬(local) 비트라인의 전압이 하이 전압에서 로우 전압으로 전환되고, 상기 전환된 로우 전압에 기초하여 리드 트랜지스터(transistor)가 턴 온되고, 상기 턴 온된 리드 트랜지스터(transistor)를 통하여 제1 리드 비트라인에 하이 전압이 차지된 후, 상기 제1 리드 비트라인의 전압과 제2 리드 비트라인의 전압 차이에 기초하여 상기 제1 스토리지 노드(storage node)에 저장된 데이터를 리드하는 데이터 리드부를 더 포함하는정적 랜덤 액세스 메모리 장치
|
| 7 |
7
제6항에 있어서,상기 데이터 리드부는,상기 제1 리드 비트라인의 전압이 하이 전압에 상응하고, 상기 제2 리드 비트라인의 전압이 로우 전압에 상응할 경우, 상기 제1 스토리지 노드(storage node)의 데이터를 로우 전압에 상응하는 데이터로서 리드하고, 상기 제2 스토리지 노드(storage node)의 데이터를 하이 전압에 상응하는 데이터로서 리드하는정적 랜덤 액세스 메모리 장치
|
| 8 |
8
제1항에 있어서,상기 라이트 어시스트부는,상기 제1 스토리지 노드(storage node)의 전압을 상기 제1 로컬(local) 비트라인을 통하여 디스차지(discharge)함으로써, 상기 제1 스토리지 노드(storage node)에 로우 전압에 상응하는 데이터에 대한 라이트(write) 동작을 지원하도록, 상기 제1 라이트(write) 지원 트랜지스터(transistor)를 턴 오프하는정적 랜덤 액세스 메모리 장치
|
| 9 |
9
제8항에 있어서,상기 라이트 어시스트부는,상기 제2 스토리지 노드(storage node)의 전압을 상기 제2 로컬(local) 비트라인을 통하여 디스차지함으로써, 상기 제1 스토리지 노드(storage node)에 하이 전압에 상응하는 데이터에 대한 라이트(write) 동작을 지원하도록, 상기 제2 라이트(write) 지원 트랜지스터(transistor)를 턴 오프하는정적 랜덤 액세스 메모리 장치
|
| 10 |
10
제9항에 있어서,상기 라이트(write) 어시스트부는,상기 제1 라이트(write) 워드 라인을 통하여 상기 제1 라이트(write) 지원 트랜지스터(transistor)의 동작을 제어하고, 상기 제2 라이트(write) 워드 라인을 통하여 상기 제2 라이트(write) 지원 트랜지스터(transistor)의 동작을 제어하는정적 랜덤 액세스 메모리 장치
|
| 11 |
11
제1항에 있어서,상기 전압 공유 제어부는, 상기 복수의 블록들 중 비 선택된 블록들에서 상기 선택된 비트셀(bitcell)과 동일한 로우(row)에 위치하는 비트셀(bitcell)의 스토리지 노드(storage node)들과 상기 제1 로컬(local) 비트라인 및 제2 로컬(local) 비트라인의 전압을 공유하는정적 랜덤 액세스 메모리 장치
|
| 12 |
12
제1항에 있어서,상기 라이트 어시스트부는, 상기 복수의 블록들 중 비 선택된 블록들에서 상기 선택된 비트셀(bitcell)과 동일한 컬럼(column)에 위치하는 비트셀(bitcell)의 스토리지 노드(storage node)들에 연결되는 라이트(write) 지원 트랜지스터(transistor)들 중 어느 하나를 턴 오프하는정적 랜덤 액세스 메모리 장치
|
| 13 |
13
블록 선택부에서, 복수의 블록들 중 어느 하나의 블록을 선택하는 단계;비트셀 선택부에서, 상기 선택된 어느 하나의 블록에서 리드(read) 동작 또는 라이트(write) 동작을 수행하기 위한 비트셀(bitcell)을 선택하는 단계;전압 공유 제어부에서, 상기 선택된 비트셀(bitcell)의 제1 스토리지 노드(storage node) 및 제2 스토리지 노드(storage node)와 제1 로컬(local) 비트라인 및 제2 로컬(local) 비트라인 사이의 전압 공유를 제어하는 단계; 및라이트 어시스트부에서, 상기 선택된 비트셀(bitcell)에서 상기 제1 및 제2 스토리지 노드(storage node)에 대한 라이트(write) 동작을 지원하도록, 제1 라이트(write) 트랜지스터(transistor), 제2 라이트(write) 트랜지스터(transistor), 제1 라이트(write) 지원 트랜지스터(transistor) 및 제2 라이트(write) 지원 트랜지스터(transistor)를 제어하는 단계를 포함하고,상기 선택된 비트셀(bitcell)은 상기 제1 라이트(write) 지원 트랜지스터(transistor) 및 상기 제2 라이트(write) 지원 트랜지스터(transistor)를 포함하며,상기 제1 라이트(write) 트랜지스터(transistor)는 상기 제1 라이트(write) 지원 트랜지스터(transistor)와 제1 라이트(write) 워드 라인을 공유하고,상기 제2 라이트(write) 트랜지스터(transistor)는 상기 제2 라이트(write) 지원 트랜지스터(transistor)와 제2 라이트(write) 워드 라인을 공유하며,상기 제1 라이트(write) 트랜지스터(transistor), 제2 라이트(write) 트랜지스터(transistor), 제1 라이트(write) 지원 트랜지스터(transistor) 및 제2 라이트(write) 지원 트랜지스터(transistor)를 제어하는 단계는상기 제1 또는 제2 스토리지 노드(storage node) 중 어느 하나의 전압이 상기 제1 또는 제2 로컬(local) 비트라인 중 어느 하나를 통하여 디스차지되도록 상기 제1 라이트(write) 트랜지스터(transistor) 또는 상기 제2 라이트(write) 트랜지스터(transistor) 중 어느 하나를 턴온하는 단계를 포함하는정적 랜덤 액세스 메모리 장치의 제어 방법
|
| 14 |
14
제13항에 있어서,상기 복수의 블록들 중 어느 하나의 블록을 선택하는 단계는,홀드(hold) 동작 시, 상기 제1 로컬(local) 비트라인 및 상기 제2 로컬(local) 비트라인과 상기 라이트 어시스트부에 연결되는 제1 라이트 비트라인 및 제2 라이트 비트라인을 프리-차지(pre-charge)하는 단계;상기 선택된 블록에 연결되는 제1 리드 비트라인 및 제2 리드 비트라인을 프리-디스차지(pre-discharge)하는 단계; 및상기 홀드(hold) 동작 시, 상기 제1 스토리지 노드(storage node) 및 상기 제2 스토리지 노드(storage node)와 상기 제1 로컬(local) 비트라인 및 상기 제2 로컬(local) 비트라인 사이의 전압 공유를 차단하도록, 상기 비트셀(bitcell)이 포함하는 제1 패스 게이트(pass gate) 트랜지스터 및 제2 패스 게이트(pass gate) 트랜지스터(transistor)를 제어하여, 상기 제1 스토리지 노드(storage node) 및 제2 스토리지 노드(storage node)의 데이터를 유지하는 단계를 더 포함하는정적 랜덤 액세스 메모리 장치의 제어 방법
|
| 15 |
15
제13항에 있어서,상기 선택된 비트셀(bitcell)의 제1 스토리지 노드(storage node) 및 제2 스토리지 노드(storage node)와 제1 로컬(local) 비트라인 및 제2 로컬(local) 비트라인 사이의 전압 공유를 제어하는 단계는,상기 리드(read) 동작 시, 상기 제1 스토리지 노드(storage node)와 상기 제1 로컬(local) 비트라인 사이의 전압을 공유하도록 상기 선택된 비트셀(bitcell)에 연결된 제1 패스 게이트(pass gate) 트랜지스터(transistor)를 턴 온하는 단계; 및상기 제 스토리지 노드(storage node)와 상기 제2 로컬(local) 비트라인 사이의 전압을 공유하도록 상기 선택된 비트셀(bitcell)에 연결된 제2 패스 게이트(pass gate) 트랜지스터(transistor)를 턴 온하는 단계를 포함하는정적 랜덤 액세스 메모리 장치의 제어 방법
|
| 16 |
16
제13항에 있어서,상기 제1 라이트(write) 트랜지스터(transistor), 제2 라이트(write) 트랜지스터(transistor), 제1 라이트(write) 지원 트랜지스터(transistor) 및 제2 라이트(write) 지원 트랜지스터(transistor)를 제어하는 단계는,상기 제1 스토리지 노드(storage node)의 전압을 상기 제1 로컬(local) 비트라인을 통하여 디스차지함으로써, 상기 제1 스토리지 노드(storage node)에 로우 전압에 상응하는 데이터에 대한 라이트(write) 동작을 지원하도록, 상기 제1 라이트(write) 지원 트랜지스터(transistor)를 턴 오프하는 단계; 및상기 제2 스토리지 노드(storage node)의 전압을 상기 제2 로컬(local) 비트라인을 통하여 디스차지함으로써, 상기 제1 스토리지 노드(storage node)에 하이 전압에 상응하는 데이터에 대한 라이트(write) 동작을 지원하도록, 상기 제2 라이트(write) 지원 트랜지스터(transistor)를 턴 오프하는 단계를 포함하는정적 랜덤 액세스 메모리 장치의 제어 방법
|
