| 1 |
1
실리콘(Si) 기판을 준비하는 것;상기 실리콘 기판의 상면의 제1 영역 상에 발광 소자를 형성하는 것;상기 실리콘 기판 상에, 상기 실리콘 기판의 상기 상면의 제2 영역을 노출하는 제2 절연 패턴을 형성하는 것;상기 제2 절연 패턴에 의해 노출된 상기 제2 영역 상에 수광 소자를 형성하는 것;상기 실리콘 기판 상에, 상기 실리콘 기판의 상기 상면의 제3 영역을 노출하는 제3 절연 패턴을 형성하는 것; 및상기 제3 절연 패턴에 의해 노출된 상기 제3 영역 상에 전자 소자를 형성하는 것을 포함하되,상기 발광 소자 및 상기 전자 소자는 III-V족 화합물 반도체 물질을 포함하고,상기 발광 소자, 상기 수광 소자, 및 상기 전자 소자는 상기 기판의 상기 상면에 평행한 방향을 따라 서로 이격되는 영역들인 융합 반도체 장치의 제조 방법
|
| 2 |
2
제 1 항에 있어서,상기 수광 소자를 형성하는 공정 후, 상기 제2 절연 패턴을 제거하는 것; 및상기 전자 소자를 형성하는 공정 후, 상기 제3 절연 패턴을 제거하는 것을 더 포함하는 융합 반도체 장치의 제조 방법
|
| 3 |
3
제 2 항에 있어서,상기 제1 내지 제3 절연 패턴들은 실리콘 옥사이드를 포함하는 융합 반도체 장치의 제조 방법
|
| 4 |
4
제 2 항에 있어서,상기 발광 소자를 형성하는 공정 전, 상기 실리콘 기판 상에, 상기 실리콘 기판의 상기 상면의 상기 제1 영역을 노출하는 제1 절연 패턴을 형성하는 것; 및상기 발광 소자를 형성하는 공정 후, 상기 제1 절연 패턴을 제거하는 것을 더 포함하는 융합 반도체 장치의 제조 방법
|
| 5 |
5
제 4 항에 있어서,상기 발광 소자를 형성하는 것은:상기 제1 절연 패턴에 의해 노출된 상기 제1 영역 상에 차례로 제1 버퍼층, 중간층, 및 상위층을 증착하는 것을 포함하는 융합 반도체 장치의 제조 방법
|
| 6 |
6
제 2 항에 있어서,상기 수광 소자를 형성하는 것은:상기 제2 절연 패턴에 의해 노출된 상기 제2 영역 상에 게르마늄(Ge) 막들과 실리콘(Si) 막들을 교대로 증착하는 것을 포함하는 포함하는 융합 반도체 장치의 제조 방법
|
| 7 |
7
제 2 항에 있어서,상기 전자 소자를 형성하는 것은:상기 제3 절연 패턴에 의해 노출된 상기 제3 영역 상에 차례로 제2 버퍼막 및 III-V족 화합물 반도체 전자소자 막을 형성하는 것을 포함하는 융합 반도체 장치의 제조 방법
|
| 8 |
8
제 1 항에 있어서,상기 제2 절연 패턴을 형성하는 것은:상기 발광 소자 및 상기 기판 상에, 상기 발광 소자 및 상기 기판을 덮는 절연막을 형성하는 것;상기 절연막 상에, 상기 제2 영역과 수직적으로 중첩되는 개구를 갖는 포토레지스트 패턴을 형성하는 것; 및상기 포토레지스트 패턴을 식각 마스크로 이용하는 이방성 식각 공정을 수행하여, 상기 절연막을 패터닝하는 것을 포함하되,상기 이방성 식각 공정은 상기 제2 영역을 노출할 때까지 수행되는 융합 반도체 장치의 제조 방법
|
| 9 |
9
제 1 항에 있어서,상기 발광 소자, 상기 수광 소자, 및 상기 전자 소자를 형성하는 것은, 화학 기상 증착 공정 또는 물리 기상 증착 공정을 수행하는 것을 포함하는 융합 반도체 장치의 제조 방법
|
| 10 |
10
제 1 항에 있어서,상기 발광 소자, 상기 수광 소자, 및 상기 전자 소자의 각각 상에 전극을 형성하는 것을 더 포함하되,상기 전극을 형성하는 것은 화학 기상 증착 공정 또는 물리 기상 증착 공정을 수행하는 것을 포함하는 융합 반도체 장치의 제조 방법
|
| 11 |
11
실리콘(Si) 기판; 및상기 실리콘 기판 상에 제공된 발광 소자, 수광 소자, 및 전자 소자를 포함하되,상기 발광 소자, 상기 수광 소자, 및 상기 전자 소자는 상기 실리콘 기판의 상면에 평행한 방향을 따라 서로 이격되고,상기 발광 소자는:활성층; 및상기 활성층과 상기 실리콘 기판 사이에 개재하는 제1 버퍼층을 포함하고,상기 전자 소자는:전자소자 막; 및상기 전자소자 막과 상기 실리콘 기판 사이에 개재하는 제2 버퍼층을 포함하며,상기 활성층과 상기 전자소자 막의 각각은 III-V족 화합물 반도체 물질을 포함하는 융합 반도체 장치
|
| 12 |
12
제 11 항에 있어서,상기 제1 및 제2 버퍼층들은 상기 실리콘 기판과 직접 접하는 융합 반도체 장치
|
| 13 |
13
제 11 항에 있어서, 상기 활성층은 InGaAs/GaAs, InP/GaAs, InGaN/GaN, GaN/AlGaN, AlGaN/AlGaN, InGaN/AlGaN, InGaN/InGaN, AlGaAs/GaAs, InGaP/GaP, 또는 AlInGaP/InGaP을 포함하고, 상기 제1 버퍼층은 실리콘-게르마늄(SiGe)을 포함하는 융합 반도체 장치
|
| 14 |
14
제 11 항에 있어서,상기 전자소자 막은 질화갈륨(GaN), 갈륨비소(GaAs), 또는 인듐갈륨비소(InGaAs)를 포함하고,상기 제2 버퍼층은 게르마늄(Ge)을 포함하는 융합 반도체 장치
|
| 15 |
15
제 11 항에 있어서,상기 제1 버퍼층의 격자 상수는 상기 실리콘 기판의 격자 상수보다 크되, 중간층의 격자 상수보다 작은 융합 반도체 장치
|
| 16 |
16
제 11 항에 있어서,상기 제2 버퍼층의 격자 상수는 상기 실리콘 기판의 격자 상수보다 크되, 상기 전자소자 막의 격자 상수보다 작은 융합 반도체 장치
|
| 17 |
17
제 11 항에 있어서,상기 수광 소자는 상기 실리콘 기판 상에 교대로 적층된 게르마늄 막들과 실리콘 막들을 포함하는 융합 반도체 장치
|
| 18 |
18
제 17 항에 있어서,상기 게르마늄 막들 중 상기 실리콘 기판에 가장 인접한 게르마늄 막은, 상기 실리콘 기판과 상기 실리콘 막들 중 상기 실리콘 기판에 가장 인접한 실리콘 막 사이에 개재하되,상기 게르마늄 막은 상기 실리콘 기판에 직접 접하는 융합 반도체 장치
|
