맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

GaN 트랜지스터 제조 방법

  • 기술번호 : KST2019001983
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 GaN 트랜지스터 제조 방법에 대한 것이다. 더욱 상세하게는, 본 발명은 희생 패턴 형성 및 제거 단계에 의해 제조되는 GaN 트랜지스터 제조 방법에 대한 것이다. 본 발명은 기판 상에 순차적으로 적층된 GaN 채널층 및 AlGaN층을 포함하는 반도체 층을 형성하는 단계, 상기 반도체 층은 액티브 영역, 제1 격리 영역 및 제2 격리 영역을 포함하고; 상기 AlGaN층 상에 소스 전극 및 드레인 전극을 형성하는 단계; 상기 소스 전극, 상기 드레인 전극 및 상기 AlGaN층의 상면을 덮는 희생층을 형성하는 단계; 상기 희생층 상에 포토 레지스트 패턴을 형성하는 단계; 상기 희생층을 패터닝하여, 상기 반도체 층의 제1 격리 영역 및 제2 격리 영역을 노출하는 희생 패턴을 형성하는 단계; 노출된 상기 제1 격리 영역 및 제2 격리 영역에 이온을 주입하는 단계; 상기 포토 레지스트 패턴을 제거하는 단계; 및 상기 희생 패턴을 제거하는 단계를 포함하는 GaN 트랜지스터 제조 방법을 제공한다.
Int. CL H01L 29/66 (2006.01.01) H01L 21/027 (2006.01.01) H01L 29/51 (2006.01.01) H01L 21/265 (2006.01.01) H01L 21/311 (2006.01.01) H01L 29/778 (2006.01.01)
CPC
출원번호/일자 1020170165398 (2017.12.04)
출원인 한국전자통신연구원
등록번호/일자
공개번호/일자 10-2019-0025480 (2019.03.11) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보 대한민국  |   1020170112125   |   2017.09.01
법적상태 공개
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 N
심사청구항수 1

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 김해천 대전광역시 유성구
2 도재원 대전광역시 유성구
3 민병규 세종특별자치시
4 안효균 대전광역시 유성구
5 윤형섭 대전시 유성구
6 임종원 대전광역시 서구
7 장성재 대전광역시 유성구
8 장유진 대전광역시 유성구
9 정현욱 대전광역시 유성구
10 조규준 대전광역시 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인 고려 대한민국 서울특별시 강남구 테헤란로 *길 ** *층(역삼동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2017.12.04 수리 (Accepted) 1-1-2017-1209282-62
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
기판 상에 순차적으로 적층된 GaN 채널층 및 AlGaN층을 포함하는 반도체 층을 형성하는 단계, 상기 반도체 층은 액티브 영역, 제1 격리 영역 및 제2 격리 영역을 포함하고;상기 AlGaN층 상에 소스 전극 및 드레인 전극을 형성하는 단계;상기 소스 전극, 상기 드레인 전극 및 상기 AlGaN층의 상면을 덮는 희생층을 형성하는 단계;상기 희생층 상에 포토 레지스트 패턴을 형성하는 단계;상기 희생층을 패터닝하여, 상기 반도체 층의 제1 격리 영역 및 제2 격리 영역을 노출하는 희생 패턴을 형성하는 단계;노출된 상기 제1 격리 영역 및 제2 격리 영역에 이온을 주입하는 단계;상기 포토 레지스트 패턴을 제거하는 단계; 및상기 희생 패턴을 제거하는 단계를 포함하고,상기 제1 격리 영역은 상기 소스 전극 및 상기 드레인 전극을 평면적으로 둘러싸고,상기 제2 격리 영역들 각각은 상기 소스 전극의 단부 및 이에 대응하는 상기 드레인 전극의 단부 사이에 배치되며,상기 제1 격리 영역과 상기 제2 격리 영역 사이의 상기 액티브 영역은, 상기 소스 전극의 상기 단부 및 상기 드레인 전극의 상기 단부와 수직적으로 중첩되는 GaN 트랜지스터 제조 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 미래창조과학부 한국전자통신연구원 ETRI연구개발지원사업 고효율 GaN 기반 기지국/단말기용 핵심부품 및 모듈 개발