| 1 |
1
제1클럭에 응답해 제2클럭을 구동하는 제1인버터;상기 제2클럭에 응답해 상기 제1클럭을 구동하는 제2인버터; 및상기 제1클럭과 상기 제2클럭의 듀티를 감지하는 듀티 싸이클 감지기를 포함하고,상기 제1인버터와 상기 제2인버터 중 하나 이상의 인버터의 구동력은 상기 듀티 싸이클 감지기의 듀티 감지 결과에 따라 조절되는듀티 싸이클 보정 회로
|
| 2 |
2
제 1항에 있어서,상기 듀티 감지 결과가 상기 제1클럭의 하이 펄스 폭이 상기 제2클럭의 하이 펄스 폭보다 길다는 것을 나타내는 경우에 상기 제2인버터의 구동력이 증가되고,상기 듀티 감지 결과가 상기 제2클럭의 하이 펄스 폭이 상기 제1클럭의 하이 펄스 폭보다 길다는 것을 나타내는 경우에 상기 제1인버터의 구동력이 증가되는듀티 싸이클 보정 회로
|
| 3 |
3
제 1항에 있어서,상기 듀티 감지 결과가 상기 제1클럭의 하이 펄스 폭이 상기 제2클럭의 하이 펄스 폭보다 길다는 것을 나타내는 경우에 상기 제1인버터의 구동력이 감소되고,상기 듀티 감지 결과가 상기 제2클럭의 하이 펄스 폭이 상기 제1클럭의 하이 펄스 폭보다 길다는 것을 나타내는 경우에 상기 제2인버터의 구동력이 감소되는듀티 싸이클 보정 회로
|
| 4 |
4
제 1항에 있어서,상기 듀티 싸이클 감지기는상기 제1클럭을 필터링하는 제1로우 패스 필터;상기 제2클럭을 필터링하는 제2로우 패스 필터; 및상기 제1로우 패스 필터의 필터링 값과 상기 제2로우 패스 필터의 필터링 값을 비교해 상기 듀티 감지 결과를 생성하는 비교기를 포함하는듀티 싸이클 보정 회로
|
| 5 |
5
제 1항에 있어서,상기 듀티 싸이클 감지기의 감지 결과에 응답해 상기 제1인버터와 상기 제2인버터의 구동력을 조절하기 위한 구동력 조절 회로를 더 포함하는 듀티 싸이클 보정 회로
|
| 6 |
6
제 1항에 있어서,상기 제1클럭을 상기 제1인버터의 입력단으로 전달하는 제1드라이버;상기 제2클럭을 상기 제2인버터의 입력단으로 전달하는 제2드라이버;상기 제2인버터의 출력단 상의 상기 제1클럭을 상기 듀티 싸이클 감지기로 전달하는 제3드라이버; 및상기 제1인버터의 출력단 상의 상기 제2클럭을 상기 듀티 싸이클 감지기로 전달하는 제4드라이버를 더 포함하는 듀티 싸이클 보정 회로
|
| 7 |
7
제1클럭과 제2클럭의 듀티를 보정하기 위한 제1듀티 싸이클 보정 회로;제3클럭과 제4클럭의 듀티를 보정하기 위한 제2듀티 싸이클 보정 회로;제1클럭과 제3클럭의 위상 차이를 감지하는 위상 스큐 감지기; 및제1지연값으로 상기 제1클럭과 상기 제2클럭을 지연시키고, 제2지연값으로 상기 제3클럭과 제4클럭을 지연시키는 지연 회로를 포함하고,상기 제1지연값과 상기 제2지연값 중 하나 이상의 지연값은 상기 위상 스큐 감지기의 감지 결과에 따라 조절되는클럭 보정 회로
|
| 8 |
8
제 7항에 있어서,상기 제1 내지 제4클럭들의 목표 듀티 싸이클 비는 50%이고,상기 제1클럭과 상기 제3클럭 간의 목표 위상 차이는 90°이고,상기 제3클럭과 상기 제2클럭 간의 목표 위상 차이는 90°이고,상기 제2클럭과 상기 제4클럭 간의 목표 위상 차이는 90°인클럭 보정 회로
|
| 9 |
9
제 8항에 있어서,상기 위상 스큐 감지기의 감지 결과 상기 제1클럭과 상기 제3클럭의 위상 차이가 90°보다 크면, 상기 제1지연값이 크게 조절되고,상기 위상 스큐 감지기의 감지 결과 상기 제1클럭과 상기 제3클럭의 위상 차이가 90°보다 작으면, 상기 제2지연값이 크게 조절되는클럭 보정 회로
|
| 10 |
10
제 8항에 있어서,상기 위상 스큐 감지기의 감지 결과 상기 제1클럭과 상기 제3클럭의 위상 차이가 90°보다 크면, 상기 제2지연값이 작게 조절되고,상기 위상 스큐 감지기의 감지 결과 상기 제1클럭과 상기 제3클럭의 위상 차이가 90°보다 작으면, 상기 제1지연값이 작게 조절되는클럭 보정 회로
|
| 11 |
11
제 7항에 있어서,상기 위상 스큐 감지기는상기 제1클럭의 라이징 에지부터 상기 제3클럭의 라이징 에지까지 활성화되는 제1펄스 신호를 생성하는 제1펄스 발생기;상기 제3클럭의 라이징 에지부터 상기 제1클럭의 폴링 에지까지 활성화되는 제2펄스 신호를 생성하는 제2펄스 발생기; 및상기 제1펄스 신호와 상기 제2펄스 신호의 펄스폭을 비교해 상기 위상 스큐 감지기의 감지 결과를 생성하는 펄스 폭 비교 회로를 포함하는클럭 보정 회로
|
| 12 |
12
제 11항에 있어서,상기 펄스 폭 비교 회로는제1노드와 접지단 사이에 연결된 제1캐패시터;제2노드와 상기 접지단 사이에 연결된 제2캐패시터;상기 제1펄스 신호에 응답해 상기 제1노드로 전류를 공급하는 제1전류원;상기 제2펄스 신호에 응답해 상기 제2노드로 전류를 공급하는 제2전류원; 및상기 제1노드와 상기 제2노드의 전압 레벨을 비교해 상기 위상 스큐 감지기의 감지 결과를 생성하는 비교기를 포함하는클럭 보정 회로
|
| 13 |
13
제 8항에 있어서,상기 위상 스큐 감지기의 감지 결과에 응답해 상기 제1지연값과 상기 제2지연값을 조절하기 위한 지연값 조절 회로를 더 포함하는클럭 보정 회로
|
| 14 |
14
제 7항에 있어서,상기 제1듀티 싸이클 보정 회로는제1클럭에 응답해 제2클럭을 구동하는 제1인버터;상기 제2클럭에 응답해 상기 제1클럭을 구동하는 제2인버터; 및상기 제1클럭과 상기 제2클럭의 듀티를 감지하는 제1듀티 싸이클 감지기를 포함하고,상기 제1인버터와 상기 제2인버터 중 하나 이상의 인버터의 구동력은 상기 제1듀티 싸이클 감지기의 듀티 감지 결과에 따라 조절되는클럭 보정 회로
|
| 15 |
15
제 14항에 있어서,상기 제2듀티 싸이클 보정 회로는제3클럭에 응답해 제4클럭을 구동하는 제3인버터;상기 제4클럭에 응답해 상기 제3클럭을 구동하는 제4인버터; 및상기 제3클럭과 상기 제4클럭의 듀티를 감지하는 제2듀티 싸이클 감지기를 포함하고,상기 제3인버터와 상기 제4인버터 중 하나 이상의 인버터의 구동력은 상기 제2듀티 싸이클 감지기의 듀티 감지 결과에 따라 조절되는클럭 보정 회로
|
| 16 |
16
제 15항에 있어서,상기 제1듀티 싸이클 감지기의 듀티 감지 결과가 상기 제1클럭의 하이 펄스 폭이 상기 제2클럭의 하이 펄스 폭보다 길다는 것을 나타내는 경우에 상기 제2인버터의 구동력이 증가되고,상기 제1듀티 싸이클 감지기의 듀티 감지 결과가 상기 제2클럭의 하이 펄스 폭이 상기 제1클럭의 하이 펄스 폭보다 길다는 것을 나타내는 경우에 상기 제1인버터의 구동력이 증가되고,상기 제2듀티 싸이클 감지기의 듀티 감지 결과가 상기 제3클럭의 하이 펄스 폭이 상기 제4클럭의 하이 펄스 폭보다 길다는 것을 나타내는 경우에 상기 제4인버터의 구동력이 증가되고,상기 제2듀티 싸이클 감지기의 듀티 감지 결과가 상기 제4클럭의 하이 펄스 폭이 상기 제3클럭의 하이 펄스 폭보다 길다는 것을 나타내는 경우에 상기 제3인버터의 구동력이 증가되는클럭 보정 회로
|
| 17 |
17
제 16항에 있어서,상기 제1듀티 싸이클 감지기의 듀티 감지 결과가 상기 제1클럭의 하이 펄스 폭이 상기 제2클럭의 하이 펄스 폭보다 길다는 것을 나타내는 경우에 상기 제1인버터의 구동력이 감소되고,상기 제1듀티 싸이클 감지기의 상기 듀티 감지 결과가 상기 제2클럭의 하이 펄스 폭이 상기 제1클럭의 하이 펄스 폭보다 길다는 것을 나타내는 경우에 상기 제2인버터의 구동력이 감소되고,상기 제2듀티 싸이클 감지기의 듀티 감지 결과가 상기 제3클럭의 하이 펄스 폭이 상기 제4클럭의 하이 펄스 폭보다 길다는 것을 나타내는 경우에 상기 제3인버터의 구동력이 감소되고,상기 제2듀티 싸이클 감지기의 상기 듀티 감지 결과가 상기 제4클럭의 하이 펄스 폭이 상기 제3클럭의 하이 펄스 폭보다 길다는 것을 나타내는 경우에 상기 제4인버터의 구동력이 감소되는클럭 보정 회로
|
| 18 |
18
제 7항에 있어서,상기 지연 회로는상기 위상 스큐 감지기의 감지 결과에 따라 조절되는 제1지연값으로 상기 제1클럭을 지연시키기 위한 제1가변 지연 라인;상기 제1지연값으로 상기 제2클럭을 지연시키기 위한 제2가변 지연 라인;상기 위상 스큐 감지기의 감지 결과에 따라 조절되는 제2지연값으로 상기 제3클럭을 지연시키기 위한 제3가변 지연 라인; 및상기 제2지연값으로 상기 제4클럭을 지연시키기 위한 제4가변 지연 라인을 포함하는클럭 보정 회로
|
