| 1 |
1
연산 작업이 가능한 프로세서 기능과 데이터 저장이 가능한 메모리 기능을 동시에 구비한 지능형 반도체 장치에서, 상기 연산 작업을 수행하는 하나의 연산 장치;상기 하나의 연산 장치와 다수의 독립된 채널로 연결되고, 메모리 계층 구조에서 상위 계층을 형성하는 다중 캐시 메모리; 및상기 메모리 계층 구조에서 하위 계층을 형성하는 메모리 뱅크를 포함하고,상기 하나의 연산 장치는,상기 다수의 독립된 채널과 연결되는 멀티플렉서를 포함하고,상기 멀티플렉서는 외부로부터 상기 연산 장치에 입력되는 명령어 패킷 내에서 상기 다중 캐시 메모리를 식별하는 캐시 넘버(Cache Number)를 선택 신호 사용하여, 다수의 독립된 채널을 통해 상기 다중 캐시 메모리에 선택적으로 또는 동시적으로 접근하는 것인 지능형 반도체 장치
|
| 2 |
2
제1항에서, 상기 다중 캐시 메모리는,물리적으로 분리된 다수의 캐시 메모리를 포함하는 것인 지능형 반도체 장치
|
| 3 |
3
삭제
|
| 4 |
4
삭제
|
| 5 |
5
삭제
|
| 6 |
6
제1항에서, 상기 캐시 넘버는,상기 명령어 패킷 내의 최하위 필드에 인접한 필드에 기록된 것인 지능형 반도체 장치
|
| 7 |
7
제1항에서, 상기 다중 캐시 메모리와 상기 메모리 뱅크는,공통 버스로 연결된 것인 지능형 반도체 장치
|
| 8 |
8
제1항에서, 상기 하나의 연산 장치는,다수의 독립된 채널을 통해 상기 다중 캐시 메모리를 인터리빙(interleaving)하는 것인 지능형 반도체 장치
|
| 9 |
9
연산 작업이 가능한 하나의 연산 장치와 메모리 계층 구조에서 하위 계층을 형성하는 메모리를 동시에 구비한 지능형 반도체 장치에서의 메모리 접근 방법에서, 상기 하나의 연산 장치가 명령어 패킷을 수신하는 단계; 및상기 하나의 연산 장치가 상기 명령어 패킷 내에서 다중 캐시 메모리를 식별하는 캐시 넘버(Cache Number)를 기반으로 상기 메모리 계층 구조에서 상위 계층을 형성하는 상기 다중 캐시 메모리에 선택적으로 또는 동시적으로 접근하는 단계를 포함하고,상기 선택적으로 또는 동시적으로 접근하는 단계는,상기 하나의 연산 장치에 포함된 멀티플렉서가 상기 캐시 넘버(Cache Number)를 선택 신호로 사용하여, 다수의 독립된 채널을 통해 상기 다중 캐시 메모리에 선택적으로 또는 동시적으로 접근하는 단계인 것인 지능형 반도체 장치에서의 메모리 접근 방법
|
| 10 |
10
삭제
|
| 11 |
11
삭제
|
| 12 |
12
삭제
|
