| 1 |
1
메모리 셀;상기 메모리 셀의 출력값에 따라 제 1 전압 또는 제 2 전압을 선택적으로 출력하는 전압 출력부; 및 제어 신호와 연결되는 제 1 단자, 상기 전압 출력부와 연결되는 제 2 단자 및 비-판독 기간에 상기 제 1 전압과 상기 제 2 전압 사이의 전압인 제 3 전압으로 충전되는 제 3 단자가 포함된 스위치를 포함하고, 상기 스위치는, 판독 기간을 나타내는 제어 신호가 상기 제 1 단자로 수신되면 상기 제 2 단자와 상기 제 3 단자간에 전류가 흐를 수 있는 선로를 형성하되,상기 전압 출력부는상기 판독 기간 동안 상기 메모리 셀의 출력값에 따라 상기 제 1 전압 또는 상기 제 2 전압을 선택적으로 출력하고, 상기 비-판독 기간 동안 상기 메모리 셀의 출력 값과 무관하게 상기 제 3 전압을 출력하는 것을 특징으로 하는 메모리 장치
|
| 2 |
2
제 1항에 있어서, 상기 제 3 전압은, 상기 제 1 전압과 상기 제 2 전압의 평균 값인 것을 특징으로 하는 메모리 장치
|
| 3 |
3
제 1 항에 있어서, 메모리 장치는, 상기 제 3 단자에 연결된 캐패시터를 더 포함하는 것을 특징으로 하는 메모리 장치
|
| 4 |
4
제 1 항에 있어서, 상기 전압 출력부는, 상기 메모리 셀의 출력 값이 제 1 논리 값일 때 상기 제 1 전압을 출력하고, 상기 메모리 셀의 출력 값이 상기 제 1 논리 값보다 큰 제 2 논리 값일 때 상기 제 1 전압 보다 작은 제 2 전압을 출력하는 인버터를 포함하는 것을 특징으로 하는 메모리 장치
|
| 5 |
5
제 1항에 있어서, 상기 스위치는, 게이트 단자로 제 1 제어 신호를 수신하는 pMOSFET 및 게이트 단자로 제 2 제어 신호를 수신하는 nMOSFET을 포함하는 것을 특징으로 하는 메모리 장치
|
| 6 |
6
제 5항에 있어서, 상기 제 2 제어 신호는, 상기 판독 기간 동안, 상기 제 1 전압보다 큰 전압 값을 갖는 것을 특징으로 하는 메모리 장치
|
| 7 |
7
삭제
|
| 8 |
8
제 1항에 있어서, 상기 메모리 셀은, SRAM(Static Random Access Memory)인 것을 특징으로 하는 메모리 장치
|
| 9 |
9
메모리 셀; 상기 메모리 셀의 출력값에 따라 제 1 전압 또는 제 2 전압을 선택적으로 출력하는 전압 출력부; 및 판독 기간을 나타내는 제어 신호가 입력되면 상기 전압 출력부와 데이터를 판독하기 위한 판독 라인간에 전류가 흐를 수 있는 선로를 형성하는 스위치를 포함하는 메모리 장치에서 데이터를 판독하는 방법에 있어서, 비-판독 기간에 상기 판독 라인의 전압을 상기 제 1 전압과 상기 제 2 전압 사이의 전압인 제 3 전압으로 충전하는 단계; 상기 판독 기간을 나타내는 제어 신호를 상기 스위치에 인가하는 단계; 및상기 판독 라인에서의 전압 변화에 따라 상기 메모리 셀에서 출력된 데이터 값을 결정하는 단계를 포함하되, 상기 전압 출력부가상기 판독 기간 동안 상기 메모리 셀의 출력값에 따라 상기 제 1 전압 또는 상기 제 2 전압을 선택적으로 출력하고, 상기 비-판독 기간 동안 상기 메모리 셀의 출력 값과 무관하게 상기 제 3 전압을 출력하는 것을 특징으로 하는 데이터 판독 방법
|
| 10 |
10
제 9항에 있어서, 상기 제 3 전압은, 상기 제 1 전압과 상기 제 2 전압의 평균 값인 것을 특징으로 하는 데이터 판독 방법
|
