| 1 |
1
제 1 영역과 제 2 영역을 포함하는 방열판;상기 방열판의 상기 제 1 영역에 배치되는 제 1 소자; 및상기 방열판의 상기 제 2 영역에 배치되는 제 2 소자를 포함하되,상기 제 1 소자는 제 1 기판을 포함하고, 상기 제 2 소자는 제 2 기판을 포함하고, 상기 제 1 기판은 상기 제 2 기판과 서로 다른 물질을 포함하고,상기 제 1 기판은 상기 방열판과 접하며,상기 제 2 소자는 상기 방열판에 플립 칩 본딩 방식으로 본딩되는 반도체 장치
|
| 2 |
2
제 1 항에 있어서,상기 제 1 기판은 실리콘을 포함하고, 상기 제 2 기판은 질화갈륨을 포함하는 반도체 장치
|
| 3 |
3
제 2 항에 있어서,상기 제 1 소자는 실리콘 전계 효과 트랜지스터이고,상기 제 2 소자는 질화갈륨 전계효과 트랜지스터인 반도체 장치
|
| 4 |
4
제 1 항에 있어서,상기 제 1 소자는 상기 제 1 기판 상에 배치되는 제 1 소오스 전극, 제 1 드레인 전극 및 이들 사이의 제 1 게이트 전극을 더 포함하고,상기 제 2 소자는 상기 제 2 기판 상에 배치되는 제 2 소오스 전극, 제 2 드레인 전극 및 이들 사이의 제 2 게이트 전극을 더 포함하고,상기 제 2 기판과 상기 방열판 사이에 상기 제 2 소오스 전극, 상기 제 2 드레인 전극 및 상기 제 2 게이트 전극이 배치되는 반도체 장치
|
| 5 |
5
제 4 항에 있어서,상기 제 1 소오스 전극과 접하며 상기 제 2 영역의 상기 방열판 표면으로 연장되는 제 1 배선; 및상기 제 1 드레인 전극과 접하며 상기 제 2 영역의 상기 방열판 표면으로 연장되는 제 2 배선을 더 포함하되,상기 제 2 소오스 전극, 상기 제 2 드레인 전극 및 상기 제 2 게이트 전극 중 어느 하나는 상기 제 1 배선과 연결되고,상기 제 2 소오스 전극, 상기 제 2 드레인 전극 및 상기 제 2 게이트 전극 중 다른 하나는 상기 제 2 배선과 연결되는 반도체 장치
|
| 6 |
6
제 5 항에 있어서,상기 제 1 배선과 상기 제 2 배선은 상기 제 1 기판의 측면을 덮는 반도체 장치
|
| 7 |
7
제 1 항에 있어서,상기 제 1 기판은 상기 제 2 영역의 상기 방열판의 표면을 노출시키는 반도체 장치
|
| 8 |
8
제 1 항에 있어서,상기 방열판은 다이아몬드를 포함하는 반도체 장치
|
| 9 |
9
제 1 항에 있어서,상기 방열판은 상기 제 2 영역을 사이에 두고 상기 제 1 영역과 이격된 제 3 영역을 더 포함하고,상기 반도체 장치는 상기 제 3 영역에 배치되는 제 3 소자를 더 포함하며,상기 제 3 소자는 제 3 기판을 포함하고,상기 제 1 기판과 상기 제 3 기판은 동일한 물질을 포함하는 반도체 장치
|
| 10 |
10
제 9 항에 있어서,상기 제 2 소자는 질화갈륨 전계효과 트랜지스터이고,상기 제 1 소자와 상기 제 3 소자는 상기 제 2 소자에 전기적으로 연결되며,상기 제 1 소자와 상기 제 3 소자는 각각 캐패시터, 인덕터 및 저항 중 선택되는 하나인 반도체 장치
|
| 11 |
11
희생 기판 상에 분리막과 제 1 기판막을 차례로 적층하는 단계;상기 제 1 기판막 상에 제 1 영역과 제 2 영역을 포함하는 방열판을 형성하는 단계;상기 희생기판과 상기 분리막을 제거하는 단계; 상기 제 1 기판막을 패터닝하여 상기 제 2 영역의 상기 방열판을 노출시키되 상기 제 1 영역에서 상기 방열판과 접하는 제 1 기판을 형성하는 단계;상기 제 1 기판에 제 1 소자를 형성하는 단계;상기 제 2 영역에서 상기 방열판 상에 배치되는 복수개의 도전 패드들과 상기 도전패드들 중 적어도 하나와 상기 제 1 소자를 연결하는 제 1 배선을 형성하는 단계; 및상기 제 2 영역에서 상기 도전 패드들 상에 제 2 소자를 형성하는 단계를 포함하는 반도체 장치의 제조 방법
|
| 12 |
12
제 11 항에 있어서,상기 제 1 기판막은 실리콘막이고, 상기 분리막은 실리콘산화막이고, 상기 희생 기판 상에 상기 분리막과 상기 제 1 기판막을 차례로 적층하는 단계는 소이(SOI, Silicon on insulator) 기판을 준비함으로써 진행되는 반도체 장치의 제조 방법
|
| 13 |
13
제 11 항에 있어서,상기 방열판을 형성하는 단계는 다이아몬드를 증착하는 단계를 포함하는 반도체 장치의 제조 방법
|
| 14 |
14
제 11 항에 있어서,상기 방열판을 형성하는 단계 전에, 상기 제 1 기판막의 두께를 줄이는 단계를 더 포함하는 반도체 장치의 제조 방법
|
| 15 |
15
제 11 항에 있어서,상기 제 2 영역에서 상기 도전 패드들 상에 제 2 소자를 형성하는 단계는 플립 칩 본딩 방식으로 진행되는 반도체 장치의 제조 방법
|
| 16 |
16
제 15 항에 있어서,상기 제 2 소자는 제 2 기판, 상기 제 2 기판 상에 배치되며 서로 이격된 제 2 전극들을 포함하며, 상기 제 2 영역에서 상기 도전 패드들에 제 2 소자를 연결하는 단계는 솔더막을 개재하여 상기 도전 패드들과 상기 제 2 전극들을 연결하는 반도체 장치의 제조 방법
|
| 17 |
17
제 11 항에 있어서,상기 방열판은 상기 제 2 영역을 사이에 두고 상기 제 1 영역과 이격되는 제 3 영역을 더 포함하되, 상기 제 1 기판막을 패터닝하는 단계는 상기 제 3 영역에서 상기 방열판과 접하는 제 2 기판을 형성하는 단계를 더 포함하는 반도체 장치의 제조 방법
|
| 18 |
18
제 17 항에 있어서,상기 제 2 소자를 연결하는 단계 전에,상기 제 2 기판 상에 제 3 소자를 형성하는 단계; 및상기 도전 패드들의 일부와 상기 제 3 소자를 연결시키는 제 2 배선을 형성하는 단계를 더 포함하는 반도체 장치의 제조 방법
|
| 19 |
19
제 18 항에 있어서,상기 제 2 소자는 질화갈륨 전계효과 트랜지스터이고,상기 제 1 소자와 상기 제 3 소자는 각각 캐패시터, 인덕터 및 저항 중 선택되는 하나인 반도체 장치의 제조 방법
|
| 20 |
20
제 11 항에 있어서,상기 제 1 소자는 실리콘 전계 효과 트랜지스터이고,상기 제 2 소자는 질화갈륨 전계효과 트랜지스터인 반도체 장치의 제조 방법
|
