기술이전플랫폼 Tech-Bridge-이전대상기술

맞춤기술찾기

홈으로 가기

맞춤기술찾기

이전대상기술

프린트하기

이전대상기술

반도체 소자 및 반도체 소자의 제조 방법

기술번호 : KST2019003879
담당센터 : 서울동부기술혁신센터
전화번호 : 02-2155-3662

상담신청 PDF 받기

상세정보
공개전문
공고전문
등록사항
통합행정정보
기술정보
과제정보
관련기술
심판사항

서지정보
인명정보
행정처리
청구항
지정국
패밀리정보
국가R&D 연구정보

이전 슬라이드 보기 다음 슬라이드 보기

요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약	반도체 소자는 기판, 상기 기판 상에 형성되고, 각각은 불순물이 주입되는 도핑 영역과 상기 도핑 영역 사이에 형성된 채널을 포함하는 복수의 스트립(stripes) 및 상기 복수의 스트립 각각의 채널 상에 형성된 게이트(Gate)를 포함하고, 상기 복수의 스트립의 도핑 영역에는 n형 불순물과 p형 불순물이 교호로 도핑된다.
Int. CL	H01L 29/73 (2006.01.01) H01L 29/66 (2006.01.01) H01L 29/808 (2006.01.01) H01L 29/78 (2006.01.01)
CPC	H01L 29/7311(2013.01) H01L 29/7311(2013.01) H01L 29/7311(2013.01) H01L 29/7311(2013.01)
출원번호/일자	1020170135136 (2017.10.18)
출원인	서울시립대학교 산학협력단
등록번호/일자
공개번호/일자	10-2019-0043283 (2019.04.26) 문서열기
공고번호/일자	문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태	등록
심사진행상태	수리
심판사항
구분	신규
원출원번호/일자
관련 출원번호
심사청구여부/일자	Y (2017.10.18)
심사청구항수	11

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호	이름	국적	주소
1	서울시립대학교 산학협력단	대한민국	서울특별시 동대문구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호	이름	국적	주소
1	신창환		서울특별시 성북구
2	박재수		서울특별시 금천구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호	이름	국적	주소
1	특허법인엠에이피에스	대한민국	서울특별시 강남구 테헤란로길 , 층 (역삼동, 한동빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호	이름	국적	주소
1	서울시립대학교 산학협력단		서울특별시 동대문구

번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호	서류명	접수/발송일자	처리상태	접수/발송번호
1	[특허출원]특허출원서 [Patent Application] Patent Application	2017.10.18	수리 (Accepted)	1-1-2017-1026108-44
2	선행기술조사의뢰서 Request for Prior Art Search	2018.08.09	수리 (Accepted)	9-1-9999-9999999-89
3	선행기술조사보고서 Report of Prior Art Search	2018.10.12	수리 (Accepted)	9-1-2018-0055035-43
4	의견제출통지서 Notification of reason for refusal	2018.10.30	발송처리완료 (Completion of Transmission)	9-5-2018-0736460-67
5	[거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)	2018.12.11	수리 (Accepted)	1-1-2018-1243695-36
6	[명세서등 보정]보정서 [Amendment to Description, etc.] Amendment	2018.12.11	보정승인간주 (Regarded as an acceptance of amendment)	1-1-2018-1243711-80
7	등록결정서 Decision to grant	2019.05.28	발송처리완료 (Completion of Transmission)	9-5-2019-0380389-52
8	출원인정보변경(경정)신고서 Notification of change of applicant's information	2019.09.10	수리 (Accepted)	4-1-2019-5191631-69

번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호	청구항
1	1 반도체 소자에 있어서,기판;상기 기판 상에 형성되고, 각각은 불순물이 주입되는 도핑 영역과 상기 도핑 영역 사이에 형성된 채널을 포함하는 복수의 스트립(stripes); 및상기 복수의 스트립 각각의 채널 상에 형성된 게이트(Gate)를 포함하고,상기 복수의 스트립의 도핑 영역에는 n형 불순물과 p형 불순물이 교호로 도핑되고, 상기 복수의 스트립은 도핑 영역에 p형 불순물이 도핑된 제 1 스트립;상기 제 1 스트립과 인접하고, 도핑 영역에 n형 불순물이 도핑된 제 2 스트립; 및상기 제 2 스트립에 인접하고, 도핑 영역에 p형 불순물이 도핑된 제 3 스트립을 포함하는 것인, 반도체 소자
2	2 삭제
3	3 제 1 항에 있어서,상기 게이트를 기준으로 상기 제 1 스트립의 제 1 측에 형성된 도핑 영역 및 상기 제 3 스트립의 상기 제 1 측에 형성된 도핑 영역은 소스(Source)로 동작하는 것인, 반도체 소자
4	4 제 1 항에 있어서,상기 게이트를 기준으로 상기 제 2 스트립의 제 2 측에 형성된 도핑 영역은 드레인(Drain)으로 동작하는 것인, 반도체 소자
5	5 제 1 항에 있어서,상기 반도체 소자는 터널 전계 효과 트랜지스터로 동작하는 것인, 반도체 소자
6	6 제 1 항에 있어서,상기 기판은 실리콘(Si)으로 형성되고,상기 복수의 스트립은 게르마늄(Ge)으로 형성된 것인, 반도체 소자
7	7 반도체 소자의 제조 방법에 있어서,기판 상에 복수의 스트립(stripes)을 형성하는 단계;상기 복수의 스트립의 채널 상에 게이트(Gate)를 형성하는 단계;상기 복수의 스트립에서 상기 게이트를 제외한 부분을 식각하여 불순물이 주입되는 도핑 영역을 형성하는 단계; 및상기 복수의 스트립의 도핑 영역을 n형 불순물과 p형 불순물을 교호로 도핑하는 단계를 포함하고, 상기 복수의 스트립의 도핑 영역을 n형 불순물과 p형 불순물을 교호로 도핑하는 단계는제 1 스트립의 도핑 영역에 p형 불순물을 도핑하는 단계;상기 제 1 스트립과 인접한 제 2 스트립의 도핑 영역에 n형 불순물을 도핑하는 단계; 및상기 제 2 스트립에 인접한 제 3 스트립의 도핑 영역에 p형 불순물을 도핑하는 단계를 포함하는 것인, 반도체 소자의 제조 방법
8	8 제 7 항에 있어서,상기 복수의 스트립의 채널 상에 게이트(Gate)를 형성하는 단계는상기 채널 상에 더미 게이트를 형성하는 단계;상기 복수의 스트립의 도핑 영역을 n형 불순물과 p형 불순물을 교호로 도핑하는 단계 이후에 상기 더미 게이트를 제거하는 단계;상기 복수의 스트립의 채널 상에 산화막을 형성하는 단계; 및상기 산화막 상에 메탈층을 형성하는 단계를 포함하는 것인, 반도체 소자의 제조 방법
9	9 삭제
10	10 제 7 항에 있어서,상기 게이트를 기준으로 상기 제 1 스트립의 제 1 측에 형성된 도핑 영역 및 상기 제 3 스트립의 상기 제 1 측에 형성된 도핑 영역은 소스(Source)로 동작하고,상기 게이트를 기준으로 상기 제 2 스트립의 제 2 측에 형성된 도핑 영역은 드레인(Drain)으로 동작하는 것인, 반도체 소자의 제조 방법
11	11 제 7 항에 있어서,상기 반도체 소자는 터널 전계 효과 트랜지스터로 동작하는 것인, 반도체 소자의 제조 방법
12	12 제 7 항에 있어서,상기 기판은 실리콘(Si)으로 형성되고,상기 복수의 스트립은 게르마늄(Ge)으로 형성된 것인, 반도체 소자의 제조 방법
13	13 반도체 소자에 있어서,기판;스트립의 제 1 측이 소스(Source)로 동작하는 제 1 스트립;상기 제 1 스트립에 인접하고, 스트립의 제 2 측이 드레인(Drain)으로 동작하는 제 2 스트립;상기 제 2 스트립에 인접하고, 상기 스트립의 제 1 측이 소스로 동작하는 제 3 스트립; 및상기 제 1 스트립, 상기 제 2 스트립 및 상기 제 3 스트립의 채널 상에 형성된 게이트(Gate)를 포함하는 것이되, 상기 제 1 스트립, 상기 제 2 스트립 및 상기 제 3 스트립의 도핑 영역에는 n형 불순물과 p형 불순물이 교호로 도핑되고, 상기 제 1 스트립의 도핑 영역에는 p형 불순물이 도핑되고, 상기 제 2 스트립의 도핑 영역에는 n형 불순물이 도핑되고, 상기 제 3 스트립의 도핑 영역에는 p형 불순물이 도핑되는 것인, 반도체 소자
14	14 삭제

순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번	연구부처	주관기관	연구사업	연구과제
1	산업통상자원부	서울시립대학교 산학협력단	산업핵심기술개발사업 (미래반도체소자사업 3기)	10nm 이하급 소자에 대한 원자 수준의 공정-소자 모델링 기술 연구
2	산업통상자원부	서울시립대학교 산학협력단	산업핵심기술개발사업 (미래반도체소자사업 4기)	신물질 및 신구조를 이용한 슈퍼 스팁 스위칭 소자 기술 연구

본 '원본보기 서비스'는 참고용이므로, 일부 오류 및 누락이 발생할 수 있습니다.
정확한 서류를 확인하시려면 해당 웹사이트에서 조회하시기 바랍니다. (특허로 바로가기: http://www.patent.go.kr)
해당 서비스는 점검으로 인해 매주 일요일 00:00 ~ 02:00까지 이용이 중단됩니다.

번호, 서류명, 접수/발송일자, 처리상태, 접수/발송번호의 정보를 제공하는 이전대상기술 뷰 페이지 통합행정정보 > 등록료란 표입니다.
번호	서류명	접수/발송일자	처리상태	접수/발송번호
1	[특허출원]특허출원서	2017.10.18	수리 (Accepted)	1-1-2017-1026108-44
2	선행기술조사의뢰서	2018.08.09	수리 (Accepted)	9-1-9999-9999999-89
3	선행기술조사보고서	2018.10.12	수리 (Accepted)	9-1-2018-0055035-43
4	의견제출통지서	2018.10.30	발송처리완료 (Completion of Transmission)	9-5-2018-0736460-67
5	[거절이유 등 통지에 따른 의견]의견(답변, 소명)서	2018.12.11	수리 (Accepted)	1-1-2018-1243695-36
6	[명세서등 보정]보정서	2018.12.11	보정승인간주 (Regarded as an acceptance of amendment)	1-1-2018-1243711-80
7	등록결정서	2019.05.28	발송처리완료 (Completion of Transmission)	9-5-2019-0380389-52
8	출원인정보변경(경정)신고서	2019.09.10	수리 (Accepted)	4-1-2019-5191631-69

중요키워드

이전대상기술 뷰 페이지 관련기술 표
[KST2016018442][서울시립대학교]	전계 강화 터널 전계 효과 트랜지스터(FIELD ENHANCED TUNNEL FIELD-EFFECT TRANSISTOR)	새창보기
[KST2015195085][서울시립대학교]	강유전 물질과, 이를 이용한 강유전체층 형성방법	새창보기
[KST2015194570][서울시립대학교]	강유전체 메모리장치의 제조방법	새창보기
[KST2019006678][서울시립대학교]	반도체 디바이스 및 반도체 디바이스의 제조 방법	새창보기
[KST2015194756][서울시립대학교]	그래핀과 풍교 게이트를 이용한 나노 트랜지스터 및 그 제조 방법	새창보기
[KST2015194538][서울시립대학교]	디엔에이를 이용한 규비트의 제조 방법	새창보기
[KST2015195012][서울시립대학교]	양자 구조에서의 전자 스핀 제어	새창보기
[KST2015195052][서울시립대학교]	엠에프엠아이에스 구조를 갖는 전계효과 트랜지스터 및강유전체 메모리 장치와 그 제조방법	새창보기
[KST2015195119][서울시립대학교]	평판 트랜지스터의 일함수 분산 결정 장치 및 방법	새창보기
[KST2022013879][서울시립대학교]	하이브리드 반도체 소자 및 그 제조 방법	새창보기
[KST2015194783][서울시립대학교]	종이를 기판으로 하는 트랜지스터와 메모리 장치 및 이들의 제조방법	새창보기
[KST2015194537][서울시립대학교]	동일 평면 게이트 양자점 트랜지스터 제작방법	새창보기
[KST2022013920][서울시립대학교]	대칭형 터널 전계 효과 트랜지스터의 임의 변화 최소화를 위한 디자인 파라미터 결정 장치 및 결정 방법	새창보기
[KST2015194665][서울시립대학교]	그래핀과 전도체 선들을 이용한 나노 트랜지스터	새창보기
[KST2015194601][서울시립대학교]	강유전체 메모리 장치와 그 제조방법	새창보기
[KST2015194664][서울시립대학교]	종이를 기판으로 이용하는 트랜지스터 및 메모리 장치와 그 제조방법	새창보기
[KST2015194573][서울시립대학교]	구동전압 변경설정이 가능한 트랜지스터 및 그 제조방법	새창보기
[KST2015194576][서울시립대학교]	강유전체 메모리장치 및 그 제조방법	새창보기
[KST2015194649][서울시립대학교]	실리콘계 절연체 박막의 형성방법 및 이를 이용한 박막 트랜지스터 기판의 제조방법	새창보기
[KST2019030508][서울시립대학교]	RDF에 따른 임의 변화를 최소화하는 디자인 파라미터 결정 장치 및 결정 방법	새창보기
[KST2019030509][서울시립대학교]	LER에 따른 임의 변화를 최소화하는 디자인 파라미터 결정 장치 및 결정 방법	새창보기
[KST2016017707][서울시립대학교]	아조벤젠 결합 PVDF필름을 이용하는 트랜지스터 및 그 제조방법(Transistor using PVDF film bonded with azobenzene and manufacturing method thereof)	새창보기
[KST2015195094][서울시립대학교]	스핀의존 단전자 트랜지스터	새창보기
[KST2015194584][서울시립대학교]	비휘발성 메모리의 전하저장층 제조방법	새창보기
[KST2015194660][서울시립대학교]	그래핀과 전도체 선을 이용한 나노 트랜지스터	새창보기
[KST2015194674][서울시립대학교]	그래핀과 자성체를 이용한 나노 트랜지스터	새창보기
[KST2015195177][서울시립대학교]	엠에프엠에스형 전계효과 트랜지스터 및 강유전체 메모리장치	새창보기
[KST2015195043][서울시립대학교]	종이를 기판으로 이용하는 트랜지스터 및 그 제조방법	새창보기
[KST2022024608][서울시립대학교]	3차원 적층 AND형 시냅스 어레이 회로, 그 제조방법 및 시냅스 어레이 회로의 동작방법	새창보기
[KST2022013932][서울시립대학교]	터널 전계 효과 트랜지스터의 문턱 전압 변화 결정 장치 및 방법	새창보기

의뢰할 수요기술을 선택합니다

담당자명, 주소, 이메일, 연락처, 내용, 파일선택의 정보를 제공하는 도입희망기술 뷰 페이지 의뢰하기 입력표입니다.
담당자명		활동구분※필수입력항목
이메일		연락처	- -
내용
파일선택	파일선택

기술이전 상담신청 드립니다.
기업명
신청자 성명		직책
연락처	- -
이메일	@
상담희망전담센터	※ 사업장(본점) 소재지가 속한 지역의 기술혁신센터를 지정해주세요.