| 1 |
1
기판 상에 복수개의 조각들을 포함하는 도전막을 형성하는 것, 상기 도전막은 반도체 또는 도체이고; 및서로 인접하는 상기 조각들 사이의 경계 상에 선택적으로 부동화 영역을 형성하는 것을 포함하되,상기 부동화 영역은, 금속 칼코게나이드 및 전이금속 칼코게나이드로 이루어진 군에서 선택된 금속 화합물을 포함하고,상기 부동화 영역을 형성하는 것은, 상기 금속 화합물의 양이온을 포함하는 제1 전구체 및 상기 금속 화합물의 음이온을 포함하는 제2 전구체를 함유하는 용액을 상기 도전막 상에 제공하는 것을 포함하고,상기 용액의 pH는 7
|
| 2 |
2
제1항에 있어서,상기 금속 화합물은 MaXb의 화학식으로 표현되고,상기 M은 Zn 또는 Cd를 포함하고, 상기 X는 S, Se, O 또는 Te를 포함하며, 상기 a 및 상기 b는 각각 독립적으로 1 이상의 정수인 도전막의 제조 방법
|
| 3 |
3
제1항에 있어서,상기 용액 내 상기 금속 화합물의 양이온의 몰 농도에 대한 상기 금속 화합물의 음이온의 몰 농도의 비는 9 내지 20인 도전막의 제조 방법
|
| 4 |
4
제1항에 있어서,상기 경계는 결정립계인 도전막의 제조 방법
|
| 5 |
5
제1항에 있어서,각각의 상기 조각들은, 금속 칼코게나이드, 전이금속 칼코게나이드 또는 그래핀을 포함하고,각각의 상기 조각들은, 단일 층 구조, 또는 2 내지 10의 단일 층들이 적층된 다층 구조를 갖는 도전막의 제조 방법
|
| 6 |
6
제1항에 있어서,상기 도전막을 형성하는 것은,금속 칼코게나이드, 전이금속 칼코게나이드 또는 그래핀을 박리하여, 용액상 내에 분산된 상기 조각들을 형성하는 것; 및상기 조각들을 상기 기판 상에 균일하게 제공하는 것을 포함하는 도전막의 제조 방법
|
| 7 |
7
제1항에 있어서,상기 부동화 영역은 복수개로 형성되어 상기 경계를 따라 배열되는 도전막의 제조 방법
|
| 8 |
8
제1항에 있어서,상기 부동화 영역은 상기 조각들의 상면들 상에는 형성되지 않는 도전막의 제조 방법
|
| 9 |
9
제1항에 있어서,서로 인접하는 상기 조각들은 상기 경계를 사이에 두고 서로 이격되며,상기 부동화 영역은 상기 경계를 채우도록 형성되어, 서로 인접하는 상기 조각들을 연결하는 도전막의 제조 방법
|
| 10 |
10
제1항에 있어서,서로 인접하는 상기 조각들은, 제1 조각 및 상기 제1 조각 상의 제2 조각을 포함하고,상기 제2 조각은 상기 제1 조각의 상면의 적어도 일부를 덮으며,상기 제1 조각의 상면 상의 상기 제2 조각의 가장자리에 상기 경계가 정의되는 도전막의 제조 방법
|
| 11 |
11
기판;상기 기판 상의 복수개의 조각들을 포함하는 도전막, 상기 도전막은 반도체 또는 도체이고; 및서로 인접하는 상기 조각들 사이의 경계 상에 선택적으로 제공된 부동화 영역을 포함하되,각각의 상기 조각들은, 금속 칼코게나이드, 전이금속 칼코게나이드 또는 그래핀을 포함하고,각각의 상기 조각들은, 단일 층 구조, 또는 2 내지 10의 단일 층들이 적층된 다층 구조를 가지며,상기 부동화 영역은, 금속 칼코게나이드, 금속 칼코게나이드 및 전이금속 칼코게나이드로 이루어진 군에서 선택된 금속 화합물을 포함하는 전자 소자
|
| 12 |
12
제11항에 있어서,상기 금속 화합물은 MaXb의 화학식으로 표현되고,상기 M은 Zn 또는 Cd를 포함하고, 상기 X는 S, Se, O 또는 Te를 포함하며, 상기 a 및 상기 b는 각각 독립적으로 1 이상의 정수인 전자 소자
|
| 13 |
13
제11항에 있어서,상기 경계는 결정립계인 전자 소자
|
| 14 |
14
제11항에 있어서,상기 부동화 영역은 복수개로 제공되어 상기 경계를 따라 배열되는 전자 소자
|
| 15 |
15
제11항에 있어서,상기 부동화 영역은 상기 조각들의 상면들 상에는 제공되지 않는 전자 소자
|
| 16 |
16
제11항에 있어서,서로 인접하는 상기 조각들은 상기 경계를 사이에 두고 서로 이격되며,상기 부동화 영역은 상기 경계를 채우며, 서로 인접하는 상기 조각들을 연결하는 전자 소자
|
| 17 |
17
제11항에 있어서,서로 인접하는 상기 조각들은, 제1 조각 및 상기 제1 조각 상의 제2 조각을 포함하고,상기 제2 조각은 상기 제1 조각의 상면의 적어도 일부를 덮으며,상기 제1 조각의 상면 상의 상기 제2 조각의 가장자리에 상기 경계가 정의되는 전자 소자
|
| 18 |
18
제11항에 있어서,상기 기판 상의 제1 전극 및 제2 전극을 더 포함하되,상기 도전막은 상기 제1 전극 및 상기 제2 전극 사이에 제공되어 이들을 전기적으로 연결하는 전자 소자
|
