| 1 |
1
기판 상에 게이트를 형성하는 과정;상기 게이트 상에 절연체층을 형성하는 과정; 및상기 절연체층 상에 채널층을 형성하는 과정;을 포함하고,상기 채널층을 형성하는 과정은,상기 절연체층 상에 제1 산화물 반도체층을 형성하는 과정; 및상기 제1 산화물 반도체층 상에 상기 제1 산화물 반도체층과 전기 전도도가 상이한 제2 산화물 반도체층을 형성하는 과정을 포함하며,상기 채널층을 형성하는 과정에서는 상기 제2 산화물 반도체층보다 얇은 두께로 상기 제1 산화물 반도체층을 형성하고,상기 제1 산화물 반도체층을 형성하는 과정은,상기 절연체층 상에 절연 상태의 제1 산화물층을 증착하는 과정; 및상기 제1 산화물층 상에 10 내지 5,000 eV의 전자빔을 조사하여 활성화시키는 과정을 포함하며,상기 제1 산화물 반도체층은 상기 제2 산화물 반도체층보다 상기 전기 전도도가 높고, 비정질로 형성되는 산화물 박막 트랜지스터 제조방법
|
| 2 |
2
삭제
|
| 3 |
3
삭제
|
| 4 |
4
청구항 1에 있어서,상기 제2 산화물 반도체층을 형성하는 과정은,상기 제1 산화물 반도체층 상에 제2 산화물층을 증착하는 과정; 및200 내지 300 ℃의 온도에서 상기 제2 산화물층을 열처리하거나, 상기 제1 산화물층 상에 전자빔을 조사하는 과정보다 낮은 세기의 전자빔을 상기 제2 산화물층 상에 조사하는 과정을 포함하는 산화물 박막 트랜지스터 제조방법
|
| 5 |
5
청구항 1에 있어서,상기 기판은 투명 기판인 산화물 박막 트랜지스터 제조방법
|
| 6 |
6
삭제
|
| 7 |
7
삭제
|
| 8 |
8
청구항 1에 있어서,상기 제1 산화물 반도체층 및 상기 제2 산화물 반도체층은 인듐, 갈륨, 아연을 포함하는 산화물로 이루어진 산화물 박막 트랜지스터 제조방법
|
| 9 |
9
청구항 1에 있어서,상기 제1 산화물 반도체층과 상기 제2 산화물 반도체층은 동일한 성분으로 이루어진 산화물을 포함하는 산화물 박막 트랜지스터 제조방법
|
| 10 |
10
청구항 1에 있어서,상기 채널층을 형성하는 과정은 상기 제1 산화물 반도체층을 형성하는 과정과 상기 제2 산화물 반도체층을 형성하는 과정을 복수회 반복하여 상기 제1 산화물 반도체층과 상기 제2 산화물 반도체층을 교번 적층하는 산화물 박막 트랜지스터 제조방법
|
| 11 |
11
기판;상기 기판 상에 형성되는 게이트;상기 게이트 상에 형성되는 절연체층;상기 절연체층 상에 형성되는 제1 산화물 반도체층과 상기 제1 산화물 반도체층 상에 형성되는 제2 산화물 반도체층을 포함하며, 상기 절연체층 상에 제공되는 채널층;상기 채널층의 일측 상에 제공되는 소스; 및상기 채널층의 타측 상에 제공되는 드레인;을 포함하고,상기 제1 산화물 반도체층은 10 내지 5,000 eV의 전자빔 조사를 통해 상기 절연체층 상에 증착된 절연 상태의 제1 산화물층이 활성화되어 비정질로 형성되며, 상기 제2 산화물 반도체층보다 전기 전도도가 높고, 두께가 얇은 산화물 박막 트랜지스터
|
| 12 |
12
삭제
|
| 13 |
13
청구항 11에 있어서,상기 기판은 투명 기판인 산화물 박막 트랜지스터
|
| 14 |
14
청구항 11에 있어서,상기 제1 산화물 반도체층 및 상기 제2 산화물 반도체층은 인듐, 갈륨, 아연을 포함하는 산화물로 이루어진 산화물 박막 트랜지스터
|
| 15 |
15
청구항 11에 있어서,상기 제1 산화물 반도체층과 상기 제2 산화물 반도체층은 동일한 성분으로 이루어진 산화물을 포함하는 산화물 박막 트랜지스터
|
| 16 |
16
청구항 11에 있어서,상기 제1 산화물 반도체층과 상기 제2 산화물 반도체층은 교번되어 적층되는 산화물 박막 트랜지스터
|
| 17 |
17
삭제
|
