| 1 |
1
PAM-4(Pulse Amplitude Modulation 4) 신호의 고주파수 피킹(peaking) 및 부호 간 간섭(intersymbol interference)을 필터링하는 연속시간 선형 이퀄라이저(Continuous-Time Linear Equalizer, CTLE)부;상기 연속시간 선형 이퀄라이저부로부터 필터링된 PAM-4 신호의 출력이 일정하게 유지되도록 조절하는 자동이득조절장치(Auto Gain Controller, AGC)부;상기 자동이득조절장치부로부터 조절된 PAM-4 신호에 포함된 PAM-4 데이터의 판정치와 가중치를 합산한 후, 궤환 등화하여 신호 왜곡에 의해 발생되는 심볼 간의 오류가 감소되도록 보상하는 복수의 판정궤환등화기(Decision Feedback Equalizer, DFE)탭을 포함하는 판정궤환등화기부;상기 판정궤환등화기부로부터 수신된 PAM-4 데이터 및 오류 스트림을 직렬상태에서 병렬상태로 변환하는 직병렬변환기부; 및상기 직병렬변환기부로부터 변환된 PAM-4 데이터 및 오류 스트림을 의사난수로 비트열을 검사하는 의사난수 비트열(Pseudo-Random Bit Sequence, PRBS) 검사부;를 포함하는 심볼간 간섭이 최소화된 PAM-4 수신기
|
| 2 |
2
제 1항에 있어서,상기 판정궤환등화기부는,10개의 DFE탭을 포함하고, 상기 10개의 DFE탭이 포함된 짝수 및 홀수에 대한 PAM-4 데이터 경로를 지원하는 두 개의 전류전환회로(Current Mode Logic, CML)가 캐스케이드(cascade)로 연결된 전류합산회로를 포함하는 것을 특징으로 하는 심볼간 간섭이 최소화된 PAM-4 수신기
|
| 3 |
3
제 2항에 있어서,상기 전류합산회로는,상기 두 개의 전류전환회로 중 하나에 해당되고, 상기 10개의 DFE탭 중 제3 DFE탭 내지 제10 DFE탭을 포함하는 제1 합산회로; 및상기 두 개의 전류전환회로 중 나머지 하나에 해당되고, 상기 10개의 DFE탭 중 제1 DFE탭 및 제2 DFE탭을 포함하는 제2 합산회로;를 포함하는 것을 특징으로 하는 심볼간 간섭이 최소화된 PAM-4 수신기
|
| 4 |
4
제 3항에 있어서,상기 제2 합산회로는,제1 DFE탭이 직접 피드백(direct feedback)되는 구조로 설계되어 짝수 및 홀수에 각각 해당되는 3개의 데이터 슬라이서(data slicer) 및 4개의 오류 슬라이서(error slicer)를 구동시키는 것을 특징으로 하는 심볼간 간섭이 최소화된 PAM-4 수신기
|
| 5 |
5
제 4항에 있어서,상기 전류합산회로는,짝수 및 홀수에 각각 해당되는 데이터 슬라이서로부터 생성된 3bit PAM-4 데이터 및 오류 슬라이서로부터 생성된 4bit 오류 스트림을 3bit 2진수 코드로 변환하는 디코더;를 더 포함하는 것을 특징으로 하는 심볼간 간섭이 최소화된 PAM-4 수신기
|
| 6 |
6
제 5항에 있어서,상기 디코더는,역직렬화(deserialization) 이전의 스트림값을 이용하여 상기 4bit 오류 스트림 중 하나의 유효 스트림을 선택하는 것을 특징으로 하는 심볼간 간섭이 최소화된 PAM-4 수신기
|
| 7 |
7
제 3항에 있어서,상기 전류합산회로는,제1 DFE탭, 제2 DFE탭, 제3 DFE탭 및 제4 DFE탭에 대한 PAM-4 데이터를 서모미터(thermometer) 인코딩으로 변환하고, 제5 DFE탭, 제6 DFE탭, 제7 DFE탭, 제8 DFE탭, 제9 DFE탭 및 제10 DFE탭에 대한 PAM-4 데이터를 2진 가중치로 변환하는 것을 특징으로 하는 심볼간 간섭이 최소화된 PAM-4 수신기
|
| 8 |
8
PAM-4 신호의 고주파수 피킹 및 부호 간 간섭을 필터링하는 연속시간 선형 이퀄라이저부;상기 연속시간 선형 이퀄라이저부로부터 필터링된 PAM-4 신호의 출력이 일정하게 유지되도록 조절하는 자동이득조절장치부;상기 자동이득조절장치부로부터 조절된 PAM-4 신호에 포함된 PAM-4 데이터의 판정치와 가중치를 합산한 후, 궤환 등화하여 신호 왜곡에 의해 발생되는 심볼 간의 오류가 감소되도록 보상하는 복수의 탭을 포함하는 판정궤환등화기부;상기 판정궤환등화기부로부터 보상된 PAM-4 데이터 및 오류 스트림을 직렬상태에서 병렬상태로 변환하는 직병렬변환기부; 및 상기 직병렬변환기부로부터 변환된 PAM-4 데이터 및 오류 스트림을 의사난수로 비트열을 검사하는 의사난수 비트열 검사부;를 포함하되,상기 판정궤환등화기부로 전송하기 위한 클록신호의 주파수 위상을 고정하는 LC 위상고정루프(Phase-Locked Loop, PLL)부; 및상기 LC 위상고정루프부로부터 전송된 클록신호의 주파수 위상을 보간하여 상기 판정궤환등화기부로 전송하는 위상 인터폴레이션(Phase Interpolator)부;를 더 포함하는 심볼간 간섭이 최소화된 PAM-4 수신기
|
