| 1 |
1
래치 회로 － 상기 래치 회로는: 데이터 입력 전압을 수신하도록 구성된 입력 노드; 및 기준 입력 전압을 수신하도록 구성된 상보 입력 노드를 포함하고; 상기 래치 회로는 감지 증폭기 페이즈 신호에 대한 응답으로, 상기 데이터 입력 전압 및 상기 기준 입력 전압에 기초한 차동 전압에 기초하여, 출력 노드 상에서 증폭된 데이터 출력 전압을 그리고 상보 출력 노드 상에서 증폭된 상보 출력 전압을 생성하도록 구성됨 －;감지 회로로부터의 상기 데이터 입력 전압을 저장하도록 구성된 데이터 감지 증폭기 캐패시터 회로;상기 감지 회로로부터의 상기 기준 입력 전압을 저장하도록 구성된 기준 감지 증폭기 캐패시터 회로;상기 데이터 감지 증폭기 캐패시터 회로에 연결된 게이트를 포함하는 입력 트랜지스터 － 상기 입력 트랜지스터는 상기 감지 증폭기 페이즈 신호에 대한 응답으로, 상기 데이터 감지 증폭기 캐패시터 회로에 저장된 상기 데이터 입력 전압에 기초하여 상기 입력 노드를 기준 노드에 연결하도록 구성됨 －;상기 기준 감지 증폭기 캐패시터 회로에 연결된 게이트를 포함하는 상보 입력 트랜지스터 － 상기 상보 입력 트랜지스터는 상기 감지 증폭기 페이즈 신호에 대한 응답으로, 상기 기준 감지 증폭기 캐패시터 회로의 상기 기준 입력 전압에 기초하여 상기 상보 입력 노드를 상기 기준 노드에 연결하도록 구성됨 －;상기 입력 트랜지스터 및 상기 상보 입력 트랜지스터에 연결된 기준 스위치 회로 － 상기 기준 스위치 회로는 방전 페이즈 신호에 대한 응답으로, 상기 입력 트랜지스터의 상기 게이트에서의 전압을 상기 입력 트랜지스터의 입력 문턱 전압으로 조정하고, 상기 상보 입력 트랜지스터의 상기 게이트에서의 전압을 상기 상보 입력 트랜지스터의 상보 입력 문턱 전압으로 조정하여, 상기 입력 트랜지스터 및 상기 상보 입력 트랜지스터의 오프셋 전압들을 상쇄시키도록 구성됨 －;상기 데이터 감지 증폭기 캐패시터 회로를 상기 감지 회로의 출력 노드에 직접 연결하는 데이터 입력 회로 － 상기 데이터 입력 회로는 제1 전압 포착 페이즈 신호에 대한 응답으로, 상기 데이터 입력 전압을 상기 데이터 감지 증폭기 캐패시터 회로에 직접 전달(pass)하도록 구성됨 －; 및상기 기준 감지 증폭기 캐패시터 회로를 상기 감지 회로의 출력 노드에 직접 연결하는 기준 입력 회로 － 상기 기준 입력 회로는 제2 전압 포착 페이즈 신호에 대한 응답으로, 상기 기준 입력 전압을 상기 기준 감지 증폭기 캐패시터 회로에 직접 전달하도록 구성됨 －를 포함하는, 감지 증폭기
|
| 2 |
2
제1 항에 있어서,상기 데이터 입력 회로와 상기 데이터 감지 증폭기 캐패시터 회로 사이에는 어떠한 추가적인 캐패시터도 연결되지 않으며, 상기 기준 입력 회로와 상기 기준 감지 증폭기 캐패시터 회로 사이에는 어떠한 추가적인 캐패시터도 연결되지 않는, 감지 증폭기
|
| 3 |
3
제1 항에 있어서상기 제1 전압 포착 페이즈 신호 이후에 상기 제2 전압 포착 페이즈 신호를 수신하도록 구성되는, 감지 증폭기
|
| 4 |
4
제1 항에 있어서,상기 입력 트랜지스터의 상기 게이트에 연결된 프리차지 회로(pre－charge circuit) － 상기 프리차지 회로는 프리차지 페이즈 신호에 대한 응답으로, 상기 입력 트랜지스터의 상기 게이트를 공급 노드 상의 공급 전압으로 프리차지하도록 구성됨 －; 및상기 상보 입력 트랜지스터의 상기 게이트에 연결된 상보 프리차지 회로 － 상기 상보 프리차지 회로는 상기 프리차지 페이즈 신호에 대한 응답으로, 상기 상보 입력 트랜지스터의 상기 게이트를 상기 공급 노드 상의 상기 공급 전압으로 프리차지하도록 구성됨 －를 더 포함하는, 감지 증폭기
|
| 5 |
5
제4 항에 있어서,상기 프리차지 회로는 상기 프리차지 페이즈 신호에 대한 응답으로, 상기 입력 트랜지스터의 상기 게이트를 상기 공급 노드 상의 상기 공급 전압에 연결하도록 구성된 패스 게이트(pass gate)를 포함하며; 그리고상기 상보 프리차지 회로는 상기 프리차지 페이즈 신호에 대한 응답으로, 상기 상보 입력 트랜지스터의 상기 게이트를 상기 공급 노드 상의 상기 공급 전압에 연결하도록 구성된 패스 게이트를 포함하는, 감지 증폭기
|
| 6 |
6
제1 항에 있어서,상기 데이터 감지 증폭기 캐패시터 회로와 접지 노드 사이에 연결된 방전 회로 － 상기 방전 회로는 프리차지 페이즈 신호 및 상기 방전 페이즈 신호에 대한 응답으로, 상기 데이터 감지 증폭기 캐패시터 회로를 상기 접지 노드로 방전하도록 구성됨 －; 및상기 기준 감지 증폭기 캐패시터 회로와 상기 접지 노드 사이에 연결된 상보 방전 회로 － 상기 상보 방전 회로는 상기 프리차지 페이즈 신호 및 상기 방전 페이즈 신호에 대한 응답으로, 상기 기준 감지 증폭기 캐패시터 회로를 상기 접지 노드로 방전하도록 구성됨 －를 더 포함하는, 감지 증폭기
|
| 7 |
7
제1 항에 있어서,상기 출력 노드에 연결된 래치 방전 회로 －상기 래치 방전 회로는 프리차지 페이즈 신호 및 상기 방전 페이즈 신호에 대한 응답으로, 상기 출력 노드를 상기 접지 노드로 방전하도록 구성됨－; 및상기 상보 출력 노드에 연결된 상보 래치 방전 회로 － 상기 상보 래치 방전 회로는 상기 프리차지 페이즈 신호 및 상기 방전 페이즈 신호에 대한 응답으로, 상기 상보 출력 노드를 상기 접지 노드로 방전하도록 구성됨－를 더 포함하는, 감지 증폭기
|
| 8 |
8
제1 항에 있어서,상기 출력 노드에 연결된 래치 프리차지 회로 － 상기 래치 프리차지 회로는 상기 제1 전압 포착 신호 및 상기 제2 전압 포착 신호에 대한 응답으로, 상기 출력 노드를 공급 전압으로 프리차지하도록 구성됨 －; 및상기 상보 출력 노드에 연결된 상보 래치 프리차지 회로 － 상기 상보 래치 프리차지 회로는 상기 제1 전압 포착 신호 및 상기 제2 전압 포착 신호에 대한 응답으로, 상기 상보 출력 노드를 상기 공급 전압으로 프리차지하도록 구성됨 －를 더 포함하는, 감지 증폭기
|
| 9 |
9
제1 항에 있어서,공급 노드와 상기 래치 회로 사이에 연결된 공급 스위치 회로를 더 포함하며, 상기 공급 스위치 회로는 상기 감지 증폭기 페이즈 신호에 대한 응답으로, 상기 공급 전압을 상기 래치 회로에 연결하도록 구성되는, 감지 증폭기
|
| 10 |
10
제9 항에 있어서,상기 기준 스위치 회로는, 상기 감지 증폭기 페이즈 신호에 대한 응답으로, 상기 입력 트랜지스터 및 상기 상보 입력 트랜지스터를 상기 기준 노드에 연결하도록 추가로 구성되는, 감지 증폭기
|
| 11 |
11
제1 항에 있어서,상기 데이터 감지 증폭기 캐패시터 회로는 데이터 감지 증폭기 캐패시터를 포함하며; 그리고상기 기준 감지 증폭기 캐패시터 회로는 기준 감지 증폭기 캐패시터를 포함하는, 감지 증폭기
|
| 12 |
12
제11 항에 있어서,상기 데이터 감지 증폭기 캐패시터는 대략 1 내지 5 마이크로미터(㎛)의 폭을 가지며; 그리고상기 기준 감지 증폭기 캐패시터는 대략 1 내지 5 마이크로미터(㎛)의 폭을 갖는, 감지 증폭기
|
| 13 |
13
제1 항에 있어서,상기 입력 노드 상의 상기 데이터 입력 전압과 상기 상보 입력 노드 상의 상기 기준 입력 전압 사이에 대략 4 및 9 밀리볼트(mV)의 오프셋 전압 변동을 제공하도록 구성되는, 감지 증폭기
|
| 14 |
14
제1 항에 있어서,상기 입력 트랜지스터는 N-타입 금속 산화물 반도체(NMOS: N-type metal-oxide semiconductor(MOS)) 트랜지스터를 포함하며; 그리고상기 상보 입력 트랜지스터는 NMOS 트랜지스터를 포함하는, 감지 증폭기
|
| 15 |
15
제1 항에 있어서,상기 래치 회로는: 제1 인버터 입력 노드 및 상기 상보 출력 노드를 포함하는 제1 인버터 － 상기 제1 인버터는 상기 제1 인버터 입력 노드 상의 신호를 상기 상보 출력 노드로 반전시키도록 구성됨 －; 및 제2 인버터 입력 노드 및 상기 출력 노드를 포함하는 제2 인버터 － 상기 제2 인버터는 상기 제2 인버터 입력 노드 상의 신호를 상기 출력 노드로 반전시키도록 구성됨 －를 더 포함하며, 상기 출력 노드는 상기 제2 인버터 입력 노드에 연결되고; 그리고 상기 상보 출력 노드는 상기 인버터 입력 노드에 연결되는, 감지 증폭기
|
| 16 |
16
제1 항에 있어서,집적 회로(integrated circuit)(IC)에 통합되는, 감지 증폭기
|
| 17 |
17
제1 항에 있어서,셋톱 박스; 데이터 유닛; 모바일 위치 데이터 유닛; 모바일 폰; 셀룰러 폰; 스마트 폰; 태블릿; 패블릿(phablet); 컴퓨터; 휴대용 컴퓨터; 데스크톱 컴퓨터; 개인 휴대 정보 단말기(personal digital assistant)(PDA); 모니터; 컴퓨터 모니터; 텔레비전; 튜너; 라디오; 위성 라디오; 뮤직 플레이어; 디지털 뮤직 플레이어; 휴대용 뮤직 플레이어; 디지털 비디오 플레이어; 비디오 플레이어; 디지털 비디오 디스크(digital video disc)(DVD) 플레이어; 휴대용 디지털 비디오 플레이어; 및 자동차로 이루어진 그룹으로부터 선택되는 디바이스에 통합되는, 감지 증폭기
|
| 18 |
18
래칭 수단 － 상기 래칭 수단은: 데이터 입력 전압을 수신하기 위한 수단; 기준 입력 전압을 수신하기 위한 수단; 및 감지 증폭기 페이즈 신호에 대한 응답으로, 상기 데이터 입력 전압 및 상기 기준 입력 전압에 기초한 차동 전압에 기초하여, 출력 노드 상에서 증폭된 데이터 출력 전압을 그리고 상보 출력 노드 상에서 증폭된 상보 출력 전압을 생성하기 위한 수단을 포함함 －;감지 회로로부터의 상기 데이터 입력 전압을 저장하기 위한 수단;상기 감지 회로로부터의 상기 기준 입력 전압을 저장하기 위한 수단;상기 데이터 입력 전압을 저장하기 위한 수단에 연결된 입력 수단 － 상기 입력 수단은 상기 데이터 입력 전압을 저장하기 위한 수단에 저장된 상기 데이터 입력 전압에 기초하여 상기 데이터 입력 전압을 수신하기 위한 수단을 기준 노드에 연결함 －;상기 기준 입력 전압을 저장하기 위한 수단에 연결된 상보 입력 수단 － 상기 상보 입력 수단은 상기 기준 감지 증폭기 캐패시터 회로에 연결된 게이트를 포함하고, 상기 상보 입력 수단은 상기 기준 입력 전압을 저장하기 위한 수단에 저장된 상기 기준 입력 전압에 기초하여 상기 기준 입력 전압을 수신하기 위한 수단을 상기 기준 노드에 연결함 －;상기 입력 수단 및 상기 상보 입력 수단에 연결되며, 방전 페이즈 신호에 대한 응답으로, 상기 입력 수단을 방전하고 그리고 상기 상보 입력 수단을 방전하여, 상기 입력 수단 및 상기 상보 입력 수단의 오프셋 전압들을 상쇄시키기 위한, 방전하기 위한 수단;상기 데이터 입력 전압을 저장하기 위한 수단을 상기 감지 회로의 출력 노드에 직접 연결하는 데이터 입력 수단 ― 상기 데이터 입력 수단은 전압 포착 페이즈 신호에 대한 응답으로, 상기 데이터 입력 전압을 저장하기 위한 수단에 상기 데이터 입력 전압을 직접 전달함 ― ; 및상기 기준 입력 전압을 저장하기 위한 수단을 상기 감지 회로의 출력 노드에에 직접 연결하는 기준 입력 수단 ― 상기 기준 입력 수단은 상기 전압 포착 페이즈 신호에 대한 응답으로, 상기 기준 입력 전압을 저장하기 위한 수단에 상기 기준 입력 전압을 직접 전달하도록 구성됨 ―을 포함하는, 감지 증폭기
|
| 19 |
19
제18 항에 있어서,상기 입력 수단에 연결되며, 프리차지 페이즈 신호에 대한 응답으로, 상기 입력 수단을 공급 노드 상의 공급 전압으로 프리차지하기 위한, 프리차지하기 위한 수단; 및상기 상보 입력 수단에 연결되며, 상기 프리차지 페이즈 신호에 대한 응답으로, 상기 상보 입력 수단을 상기 공급 노드 상의 상기 공급 전압으로 프리차지하기 위한, 프리차지하기 위한 상보 수단을 더 포함하는, 감지 증폭기
|
| 20 |
20
데이터 입력 전압과 기준 입력 전압의 차동 전압을 감지하는 방법으로서,방전 페이즈 신호에 대한 응답으로, 입력 트랜지스터의 게이트를 상기 입력 트랜지스터의 입력 문턱 전압까지 방전하고 그리고 상보 입력 트랜지스터의 게이트를 상기 상보 입력 트랜지스터의 상보 입력 문턱 전압까지 방전하여, 상기 입력 트랜지스터 및 상기 상보 입력 트랜지스터의 오프셋 전압들을 상쇄시키는 단계;수신된 데이터 입력 전압을 상기 입력 트랜지스터의 상기 게이트에 연결된 데이터 감지 증폭기 캐패시터 및 상기 상보 입력 트랜지스터의 상기 게이트에 연결된 기준 감지 증폭기 캐패시터에 저장하는 단계;제1 전압 포착 페이즈 신호에 대한 응답으로, 상기 입력 트랜지스터의 상기 게이트에서의 전압을 상기 입력 문턱 전압 더하기(plus) 상기 데이터 입력 전압으로 조정하고 그리고 상기 상보 입력 트랜지스터의 상기 게이트에서의 전압을 상기 상보 입력 문턱 전압 더하기 상기 데이터 입력 전압으로 조정하는 단계;상기 제1 전압 포착 페이즈 신호에 대한 응답으로, 래치 회로의 출력 노드 및 상보 출력 노드를 공급 노드에서의 공급 전압으로 프리차지하는 단계;제2 전압 포착 페이즈 신호에 대한 응답으로, 수신된 기준 입력 전압을 상기 기준 감지 증폭기 캐패시터에 저장하는 단계;상기 제2 전압 포착 페이즈 신호에 대한 응답으로, 상기 상보 입력 트랜지스터의 상기 게이트에서의 전압을 상기 입력 문턱 전압 더하기 상기 기준 입력 전압으로 조정하는 단계; 및상기 데이터 입력 전압 및 상기 기준 입력 전압에 기초한 차동 전압에 기초하여, 상기 출력 노드 상에서 증폭된 데이터 출력 전압을 그리고 상기 상보 출력 노드 상에서 증폭된 상보 출력 전압을 생성하는 단계를 포함하는, 데이터 입력 전압과 기준 입력 전압의 차동 전압을 감지하는 방법
|
| 21 |
21
제20 항에 있어서,상기 데이터 입력 전압 및 상기 기준 입력 전압을 다른 캐패시터 회로에 저장하지 않는 단계를 더 포함하는, 데이터 입력 전압과 기준 입력 전압의 차동 전압을 감지하는 방법
|
| 22 |
22
제20 항에 있어서,상기 제1 전압 포착 페이즈 신호를 수신한 후에 상기 제2 전압 포착 페이즈 신호를 수신하는 단계를 포함하는, 데이터 입력 전압과 기준 입력 전압의 차동 전압을 감지하는 방법
|
| 23 |
23
제20 항에 있어서,프리차지 페이즈 신호에 대한 응답으로, 상기 입력 트랜지스터의 상기 게이트 및 상기 상보 입력 트랜지스터의 상기 게이트를 상기 공급 노드로부터의 상기 공급 전압으로 프리차지하는 단계를 더 포함하는, 데이터 입력 전압과 기준 입력 전압의 차동 전압을 감지하는 방법
|
| 24 |
24
제20 항에 있어서, 감지 증폭기 페이즈 신호에 대한 응답으로, 상기 래치 회로의 상기 출력 노드 및 상기 상보 출력 노드를 상기 공급 노드에서의 상기 공급 전압으로 프리차지하는 단계를 더 포함하는, 데이터 입력 전압과 기준 입력 전압의 차동 전압을 감지하는 방법
|
| 25 |
25
제23 항에 있어서,상기 프리차지 페이즈 신호 및 상기 방전 페이즈 신호에 대한 응답으로, 상기 데이터 감지 증폭기 캐패시터를 접지 노드로 방전하는 단계; 및상기 프리차지 페이즈 신호 및 상기 방전 페이즈 신호에 대한 응답으로, 상기 기준 감지 증폭기 캐패시터를 상기 접지 노드로 방전하는 단계를 더 포함하는, 데이터 입력 전압과 기준 입력 전압의 차동 전압을 감지하는 방법
|
| 26 |
26
제23 항에 있어서,상기 프리차지 페이즈 신호 및 상기 방전 페이즈 신호에 대한 응답으로, 상기 출력 노드를 기준 노드로 방전하는 단계; 및상기 프리차지 페이즈 신호 및 상기 방전 페이즈 신호에 대한 응답으로, 상기 상보 출력 노드를 상기 기준 노드로 방전하는 단계를 더 포함하는, 데이터 입력 전압과 기준 입력 전압의 차동 전압을 감지하는 방법
|
| 27 |
27
제23 항에 있어서,상기 제1 전압 포착 신호 및 상기 제2 전압 포착 신호에 대한 응답으로, 상기 출력 노드를 상기 공급 전압으로 프리차지하는 단계; 및상기 제1 전압 포착 신호 및 상기 제2 전압 포착 신호에 대한 응답으로, 상기 상보 출력 노드를 상기 공급 전압으로 프리차지하는 단계를 더 포함하는, 데이터 입력 전압과 기준 입력 전압의 차동 전압을 감지하는 방법
|
| 28 |
28
제20 항에 있어서,감지 증폭기 페이즈 신호에 대한 응답으로, 상기 공급 전압을 상기 래치 회로에 연결하고 상기 입력 트랜지스터 및 상기 상보 입력 트랜지스터를 기준 노드에 연결하는 단계를 더 포함하는, 데이터 입력 전압과 기준 입력 전압의 차동 전압을 감지하는 방법
|
| 29 |
29
복수의 저항성 메모리 비트셀들을 포함하는 메모리 어레이 － 각각의 저항성 메모리 비트셀은 데이터 저항성 메모리 엘리먼트 및 기준 저항성 메모리 엘리먼트를 포함하고, 상기 복수의 저항성 메모리 비트셀들 각각의 저장 상태는 상기 데이터 저항성 메모리 엘리먼트와 상기 기준 저항성 메모리 엘리먼트 사이의 차동 저항에 기초함 －;상기 메모리 어레이에 연결된 감지 회로 － 상기 감지 회로는: 판독 동작에 대한 응답으로, 상기 복수의 저항성 메모리 비트셀들 중에서 저항성 메모리 비트셀을 선택하고; 상기 선택된 저항성 메모리 비트셀의 상기 데이터 저항성 메모리 엘리먼트의 저항에 기초하여 데이터 입력 전압을 생성하며; 그리고 상기 선택된 저항성 메모리 비트셀의 상기 기준 저항성 메모리 엘리먼트의 저항에 기초하여 기준 입력 전압을 생성하도록 구성됨 －; 및감지 증폭기 － 감지 증폭기는: 방전 페이즈 신호에 대한 응답으로, 입력 트랜지스터의 게이트를 상기 입력 트랜지스터의 입력 문턱 전압까지 방전하고 그리고 상보 입력 트랜지스터의 게이트를 상기 상보 입력 트랜지스터의 상보 입력 문턱 전압까지 방전하여, 상기 입력 트랜지스터 및 상기 상보 입력 트랜지스터의 오프셋 전압들을 상쇄시키고; 상기 감지 회로로부터의 상기 데이터 입력 전압을 상기 입력 트랜지스터의 상기 게이트에 연결된 데이터 감지 증폭기 캐패시터 및 상기 상보 입력 트랜지스터의 상기 게이트에 연결된 기준 감지 증폭기 캐패시터에 저장하고; 전압 포착 페이즈 신호에 대한 응답으로, 상기 입력 트랜지스터의 상기 게이트에서의 전압을 상기 입력 문턱 전압 더하기 상기 데이터 입력 전압으로 조정하고 그리고 상기 상보 입력 트랜지스터의 상기 게이트에서의 전압을 상기 상보 입력 문턱 전압 더하기 상기 데이터 입력 전압으로 조정하고; 제1 전압 포착 페이즈 신호에 대한 응답으로, 래치 회로의 출력 노드 및 상보 출력 노드를 공급 노드에서의 공급 전압으로 프리차지하고; 제2 전압 포착 페이즈 신호에 대한 응답으로, 상기 감지 회로로부터 수신된 상기 기준 입력 전압을 상기 기준 감지 증폭기 캐패시터에 저장하고; 상기 제2 전압 포착 페이즈 신호에 대한 응답으로, 상기 상보 입력 트랜지스터의 상기 게이트에서의 전압을 상기 입력 문턱 전압 더하기 상기 기준 입력 전압으로 조정하며; 그리고 상기 데이터 입력 전압 및 상기 기준 입력 전압에 기초한 차동 전압에 기초하여, 상기 출력 노드 상에서 증폭된 데이터 출력 전압을 그리고 상기 상보 출력 노드 상에서 증폭된 상보 출력 전압을 생성하도록 구성됨 －를 포함하는, 저항성 메모리 감지 시스템
|
| 30 |
30
제29 항에 있어서,상기 복수의 저항성 메모리 비트셀들 각각은, 데이터 자기 터널 접합(data magnetic tunnel junction)(MTJ) 디바이스를 포함하는 상기 데이터 저항성 메모리 엘리먼트 및 기준 MTJ 디바이스를 포함하는 상기 기준 저항성 메모리 엘리먼트를 포함하는, 저항성 메모리 감지 시스템
|
