1 |
1
셀 스트링을 선택하기 위한 선택 트랜지스터; 및상기 선택 트랜지스터에 직렬로 연결되는 복수의 메모리 셀을 포함하되,상기 복수의 메모리 셀 중 적어도 하나에 저장된 데이터를 보호하기 위해, 상기 선택 트랜지스터의 문턱 전압이 비선택 읽기 전압(Vread)보다 높아지도록 상기 선택 트랜지스터를 프로그램하고,상기 복수의 메모리 셀 중 적어도 하나에 저장된 데이터를 복구하기 위해, 상기 선택 트랜지스터를 소거한 다음에, 상기 선택 트랜지스터의 문턱 전압이 초기 상태가 되도록 재프로그램하는 플래시 메모리 장치
|
2 |
2
제 1 항에 있어서,상기 선택 트랜지스터는 비트 라인과 상기 복수의 메모리 셀 사이에 연결되는 스트링 선택 트랜지스터인 플래시 메모리 장치
|
3 |
3
제 1 항에 있어서,상기 선택 트랜지스터는 공통 소스 라인과 상기 복수의 메모리 셀 사이에 연결되는 접지 선택 트랜지스터인 플래시 메모리 장치
|
4 |
4
제 1 항에 있어서,상기 선택 트랜지스터를 프로그램하는 경우에, 상기 복수의 메모리 셀 각각에 연결되는 복수의 워드 라인에는 0V 전압이 인가되고, 상기 선택 트랜지스터에 연결되는 선택 라인에는 상기 선택 트랜지스터의 문턱 전압을 비선택 읽기 전압(Vread)보다 높게 설정하기 위한 전압이 인가되는 플래시 메모리 장치
|
5 |
5
삭제
|
6 |
6
제 1 항에 있어서,상기 선택 트랜지스터를 소거하는 경우에, 상기 복수의 메모리 셀의 게이트는 플로팅 상태이고, 상기 선택 트랜지스터에 연결되는 선택 라인에는 0V가 인가되고, 기판에는 소거 전압이 인가되는 플래시 메모리 장치
|
7 |
7
제 1 항에 있어서,상기 선택 트랜지스터를 재프로그램하는 동작은 ISPP 방식에 의해 진행되는 플래시 메모리 장치
|
8 |
8
제 7 항에 있어서,상기 선택 트랜지스터를 재프로그램하는 경우에, 상기 복수의 메모리 셀 각각에 연결되는 복수의 워드 라인에는 0V 전압이 인가되고, 상기 선택 트랜지스터에 연결되는 선택 라인에는 노말 프로그램 전압이 제공되는 플래시 메모리 장치
|
9 |
9
제 1 항에 있어서,상기 선택 트랜지스터와 상기 복수의 메모리 셀 사이에 더미 메모리 셀을 포함하고, 상기 복수의 메모리 셀 중 적어도 하나에 저장된 데이터를 보호하기 위해, 상기 더미 메모리 셀의 문턱 전압이 비선택 읽기 전압(Vread)보다 높아지도록 상기 더미 메모리 셀을 프로그램하는 플래시 메모리 장치
|
10 |
10
제 9 항에 있어서,상기 더미 메모리 셀에 대한 소거 및 재프로그램 동작은 금지되는 플래시 메모리 장치
|
11 |
11
제 1 항에 있어서,상기 선택 트랜지스터 및 상기 복수의 메모리 셀은 기판과 수직 방향으로 적층되는 플래시 메모리 장치
|
12 |
12
데이터를 저장하기 위한 메모리 블록을 갖는 플래시 메모리; 및상기 메모리 블록에 저장된 데이터를 보호하기 위해 상기 플래시 메모리로 데이터 보호 커맨드를 제공하고, 상기 메모리 블록에 저장된 데이터를 복구하기 위해 상기 플래시 메모리로 데이터 복구 커맨드를 제공하는 메모리 컨트롤러를 포함하되,상기 플래시 메모리는 상기 데이터 보호 커맨드에 응답하여 상기 메모리 블록의 셀 스트링을 선택하기 위한 선택 트랜지스터의 문턱 전압이 비선택 읽기 전압(Vread)보다 높아지도록 상기 선택 트랜지스터를 프로그램하고, 상기 데이터 복구 커맨드에 응답하여 상기 선택 트랜지스터를 소거한 다음에, 상기 선택 트랜지스터의 문턱 전압이 초기 상태가 되도록 재프로그램하는 데이터 저장 장치
|
13 |
13
제 12 항에 있어서,상기 플래시 메모리는 상기 선택 트랜지스터와 직렬로 연결되는 복수의 메모리 셀을 포함하고, 상기 선택 트랜지스터와 상기 복수의 메모리 셀은 기판과 수직 방향으로 적층되고 동일한 셀 구조를 갖는 데이터 저장 장치
|
14 |
14
제 13 항에 있어서, 상기 플래시 메모리는 상기 선택 트랜지스터를 프로그램하는 경우에, 상기 복수의 메모리 셀 각각에 연결되는 복수의 워드 라인에는 0V 전압을 인가하고, 상기 선택 트랜지스터에 연결되는 선택 라인에는 상기 선택 트랜지스터의 문턱 전압을 비선택 읽기 전압(Vread)보다 높게 설정하기 위한 전압을 인가하는 데이터 저장 장치
|
15 |
15
삭제
|
16 |
16
삭제
|
17 |
17
제 13 항에 있어서,상기 플래시 메모리는 상기 선택 트랜지스터를 소거하는 경우에, 상기 복수의 메모리 셀의 게이트는 플로팅 상태로 하고, 상기 선택 트랜지스터에 연결되는 선택 라인에는 0V를 인가하고, 기판에는 소거 전압을 인가하는 데이터 저장 장치
|
18 |
18
제 13 항에 있어서,상기 플래시 메모리는 상기 선택 트랜지스터를 재프로그램하는 경우에, 상기 복수의 메모리 셀 각각에 연결되는 복수의 워드 라인에는 0V 전압을 인가하고, 상기 선택 트랜지스터에 연결되는 선택 라인에는 노말 프로그램 전압을 제공하는 데이터 저장 장치
|
19 |
19
제 13 항에 있어서,상기 플래시 메모리는 상기 선택 트랜지스터와 상기 복수의 메모리 셀 사이에 더미 메모리 셀을 포함하고, 상기 복수의 메모리 셀 중 적어도 하나에 저장된 데이터를 보호하기 위해, 상기 더미 메모리 셀의 문턱 전압이 비선택 읽기 전압(Vread)보다 높아지도록 상기 더미 메모리 셀을 프로그램하는 데이터 저장 장치
|
20 |
20
제 19 항에 있어서,상기 플래시 메모리는 상기 더미 메모리 셀에 대한 소거 및 재프로그램 동작을 금지하는 데이터 저장 장치
|