맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

자가소멸 장치와 방법 및 이를 적용한 반도체 칩

  • 기술번호 : KST2019006191
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 자가소멸 장치 및 방법에 관한 것으로서, 복수개의 캐비티 셀로 구성되는 자가소멸 작동부; 상기 자가소멸 작동부에 가변 전압과 전류를 공급하는 가변 전압/전류 공급부; 상기 자가소멸 작동부의 복수개의 캐비티 셀(Cavity Cell) 중 원하는 캐비티 셀에만 가변 전압/전류 공급부의 전원을 공급하도록 각각의 캐비티 셀에 부여된 물리적 복제 불가능한 디지털값과 외부에서 입력한 식별값을 비교하여 두 개의 식별값이 일치하는지를 판별하는 식별값 일치 확인부; 상기 식별값 일치 확인부에 입력되는 물리적 복제 불가능 디지털값 생성부; 및 상기 식별값 일치 확인부에 입력되는 식별값 외부입력부;를 포함한다.
Int. CL H01L 23/544 (2006.01.01) H01L 25/07 (2006.01.01)
CPC
출원번호/일자 1020180144591 (2018.11.21)
출원인 한국전자통신연구원
등록번호/일자
공개번호/일자 10-2019-0060691 (2019.06.03) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보 대한민국  |   1020170157936   |   2017.11.24
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2019.06.13)
심사청구항수 42

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 박성천 경기도 성남시 분당구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인지명 대한민국 서울특별시 강남구 남부순환로**** 차우빌딩*층

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2018.11.21 수리 (Accepted) 1-1-2018-1162257-29
2 [심사청구]심사청구(우선심사신청)서
[Request for Examination] Request for Examination (Request for Preferential Examination)		 2019.06.13 수리 (Accepted) 1-1-2019-0606803-52
3 의견제출통지서
Notification of reason for refusal		 2020.08.26 발송처리완료 (Completion of Transmission) 9-5-2020-0585946-05
4 [거절이유 등 통지에 따른 의견]의견서·답변서·소명서
 2020.10.26 수리 (Accepted) 1-1-2020-1135323-71
5 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2020.10.26 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2020-1135324-16
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
복수개의 캐비티 셀로 구성되는 자가소멸 작동부;상기 자가소멸 작동부에 가변 전압과 전류를 공급하는 가변 전압/전류 공급부;상기 자가소멸 작동부의 복수개의 캐비티 셀(Cavity Cell) 중 원하는 캐비티 셀에만 가변 전압/전류 공급부의 전원을 공급하도록 각각의 캐비티 셀에 부여된 물리적 복제 불가능한 디지털값과 외부에서 입력한 식별값을 비교하여 두 개의 식별값이 일치하는지를 판별하는 식별값 일치 확인부;상기 식별값 일치 확인부에 입력되는 물리적 복제 불가능 디지털값 생성부; 및 상기 식별값 일치 확인부에 입력되는 식별값 외부입력부;를 포함하는 자가 소멸 장치
2 2
제1항에 있어서, 상기 자가소멸 작동부는,기판 상부에 형성되는 제1 절연층;상기 제1 절연층 상부에 형성되는 상기 마주보는 핀 모양의 금속 패턴과 상기 막대 모양의 금속 패턴의 제1 금속층;상기 제1 금속층 상부에 형성되는 제2 절연층;상기 제2 절연층 상부에 형성되는 상기 마주보는 핀 모양의 금속 패턴과 상기 막대 모양의 금속 패턴의 제2 금속층;상기 제2 금속층 상부에 형성되는 제3 절연층;상기 제3 절연층 상부에 형성되는 상기 마주보는 핀 모양의 금속 패턴과 상기 막대 모양의 금속 패턴의 제3 금속층;상기 제3 금속층 상부에 형성되는 제4 절연층;상기 제4 절연층 상부에 형성되는 상기 마주보는 핀 모양의 금속 패턴과 상기 막대 모양의 금속 패턴의 제4 금속층;상기 제1 금속층, 제2 금속층, 제3 금속층, 제4 금속층 각각에 형성된 상기 마주보는 핀 모양의 금속 패턴 중 일 측과 타 측에 배치된 핀 모양의 금속패턴을 병렬로 연결하는 한 쌍의 층간 연결 도전성 비아;상기 제1 금속층, 제2 금속층, 제3 금속층, 제4 금속층 각각에 형성된 상기 막대 모양의 금속 패턴을 직렬 연결하는 층간 연결 도전성 비아;상기 제4 금속층과 제4 절연층 상부에 형성되는 제5 절연층;건식(플라즈마) 식각 공정을 통해 기 제5 절연층, 제4 절연층, 제3 절연층, 제2 절연층, 제1 절연층에 형성되는 복수의 빈공간(Cavity);상기 복수의 빈공간에 상기 발화 또는 폭발성 물질을 주사하고, 상기 Film 또는 유리로 밀봉하는 자가 소멸 작동부를 갖는 물리적 복제 불가능 디지털값 생성부;를 포함하는 것인 자가 소멸 장치
3 3
제2항에 있어서, 상기 금속층을 구성하는 마주보는 핀 모양의 금속패턴은 끝단 부분이 수평 또는 절곡형성되면서 삼각형상, 화살촉 형상, 뾰족 형상 중 어느 하나로 형성되는 것인 자가 소멸 장치
4 4
제2항에 있어서, 상기 자가소멸 작동부를 구성하는 절연층과 금속층은 수평방향으로 장착되는 것인 자가 소멸 장치
5 5
제1항에 있어서, 상기 자가소멸 작동부는,기판 상부에 형성되는 제1 절연층;상기 제1 절연층 상부에 형성되는 상기 마주보는 핀 모양의 금속 패턴과 상기 막대 모양의 금속 패턴의 제1 금속층;상기 제1 금속층 상부에 형성되는 제2 절연층;상기 제2 절연층 상부에 형성되는 상기 마주보는 핀 모양의 금속 패턴과 상기 막대 모양의 금속 패턴의 제2 금속층;상기 제2 금속층 상부에 형성되는 제3 절연층;상기 제3 절연층 상부에 형성되는 상기 마주보는 핀 모양의 금속 패턴과 상기 막대 모양의 금속 패턴의 제3 금속층;상기 제3 금속층 상부에 형성되는 제4 절연층;상기 제4 절연층 상부에 형성되는 상기 마주보는 핀 모양의 금속 패턴과 상기 막대 모양의 금속 패턴의 제4 금속층;상기 제1 금속층, 제2 금속층, 제3 금속층, 제4 금속층 각각에 형성된 상기 마주보는 핀 모양의 금속패턴 중 일 측과 타 측에 배치된 핀 모양의 금속패턴을 선택하여 병렬로 연결하는 한 쌍의 층간 연결 도전성 비아;상기 제1 금속층, 제2 금속층, 제3 금속층, 제4 금속층 각각에 형성된 상기 마주보는 핀 모양의 금속패턴 중 층간 연결 도전성 비아와 연결되지 않은 금속패턴을 반도체 기능 블록의 회로 연결용 금속층으로 연결하는 핀 모양의 금속패턴;상기 제1 금속층, 제2 금속층, 제3 금속층, 제4 금속층 각각에 형성된 상기 막대 모양의 금속 패턴을 선택하여 직렬 연결하는 상기 층간 연결 도전성 비아; 상기 제1 금속층, 제2 금속층, 제3 금속층, 제4 금속층 각각에 형성된 상기 막대 모양의 금속 패턴 중 층간 연결 도전성 비아와 연결되지 않은 금속패턴을 반도체 기능 블록의 회로 연결용 금속층으로 연결하는 막대 모양의 금속패턴;상기 제4 금속층 상부에 형성되는 제5 절연층;건식(플라즈마) 식각 공정을 통해 기 제5 절연층, 제4 절연층, 제3 절연층, 제2 절연층, 제1 절연층에 형성되는 복수의 빈공간(Cavity);상기 복수의 빈공간에 상기 발화 또는 폭발성 물질을 주사하고, 상기 Film 또는 유리로 밀봉하는 자가 소멸 작동부를 갖는 물리적 복제 불가능 디지털값 생성부;를 포함하는 것인 자가 소멸 장치
6 6
제1항에 있어서, 상기 자가소멸 작동부는,기판 상부에 형성되는 제1 절연층;상기 제1 절연층 상부에 형성되고 일정 간격으로 배열되는 "ㄱ"자 형상의 금속패턴의 제1 금속층;상기 제1 금속층 상부에 형성되는 제2 절연층;상기 제2 절연층 상부에 형성되고 상기 제1 금속층을 연결하기 위해 형성되는 복수개의 제2 비아;상기 제2 비아 상부에 형성되는 복수개의 제2 금속층;상기 제2 절연층 상부에 형성되고 일정 간격으로 배열되는 마주보는 복수개의 핀 모양의 금속 패턴의 제2 금속층; 상기 제2 금속층 상부에 형성되는 제3 절연층;상기 제3 절연층 상부에 형성되고 상기 제2 금속층을 연결하기 위해 형성되는 복수개의 제3 비아;상기 제3 비아 상부에 형성되고 일정 간격으로 배열되는 복수개의 "I"자 형상의 금속패턴의 제3 금속층;,상기 제3 금속층 상부에 형성되는 제4 절연층;상기 제2 금속층에 형성되고 일정 간격으로 배열되는 마주보는 복수개의 핀 모양의 금속패턴 중 일 측 또는 타 측에 배치된 핀 모양의 금속패턴을 선택하여 병렬 연결하는 한 쌍의 동일 층의 금속패턴;상기 제4 금속층 상부에 형성되는 제5 절연층;건식(플라즈마) 식각 공정을 통해 기 제5 절연층, 제4 절연층, 제3 절연층, 제2 절연층, 제1 절연층에 형성되는 복수의 빈공간(Cavity);상기 복수의 빈공간에 상기 발화 또는 폭발성 물질을 주사하고, 상기 Film 또는 유리로 밀봉하는 자가 소멸 작동부를 갖는 물리적 복제 불가능 디지털값 생성부;를 포함하는 것인 자가 소멸 장치
7 7
제1항에 있어서, 상기 물리적 복제 불가능한 디지털값 생성부는,복수의 단위셀을 포함하는 식별값 생성부; 및상기 복수의 단위셀의 출력 값을 이용하여 복수 비트의 식별값을 출력하는 식별값 인출부;를 포함하는 것인 자가 소멸 장치
8 8
제7항에 있어서, 상기 복수의 단위셀 각각은 다른 층에 형성된 제1 상부 전극과 제3 하부 전극을 포함하는 식별값 생성 소자를 포함하고, 상기 출력 값은 상기 제1 상부 전극과 상기 제3 하부 전극의 전기적 연결 또는 차단에 따라 결정하며,상기 전기적 연결 또는 차단은 상기 제1 상부 전극의 하부에 형성되는 제1 비아의 길이 차이에 의해 결정되는 것인 자가 소멸 장치
9 9
제7항에 있어서, 상기 식별값 생성 소자는기판 상부에 형성된 제1 절연막;상기 제1 절연막 상부에 형성된 제3 하부 전극;상기 제3 하부 전극 상부에 형성된 제2 절연막;상기 제2 절연막의 하부로 식각 공정을 통해 형성된 제2 비아 홀과 상기 제1 하부 전극의 하부로 식각 공정을 통해 형성된 제3 비아 홀;상기 제2 비아 홀과 제3 비아 홀에 각각 도체를 채워 동일 층에 형성되는 제2 비아와 제3 비아;상기 제2 비아와 상기 제3 비아 상부에 동일 층에 형성되는 상기 제1 하부 전극과 상기 제2 하부 전극;상기 제1 하부 전극과 제2 하부 전극 상부에 형성되는 제3 절연막;상기 제3 절연막의 하부로 식각 공정을 통해 형성된 제1 비아 홀;상기 제1 비아홀에 도체를 채워 형성되는 제1 비아; 및상기 제1 비아 위해 형성되는 제1 상부 전극;을 포함하는 것인 자가 소멸 장치
10 10
제9항에 있어서, 상기 제1 비아홀은 상기 식각 공정의 변이를 통해서 다른 깊이로 형성되는 것인 자가 소멸 장치
11 11
제9 항에서,상기 제1 비아가 상기 제1 하부 전극 또는 제2 하부 전극 또는 제2 비아 또는 제3 비아 또는 제3 하부 전극에 도달하는 경우 상기 제1 상부 전극과 상기 제3 하부 전극은 전기적으로 연결되고,상기 제 1 비아가 상기 제1 하부 전극, 제2 하부 전극, 제2 비아, 제3 비아, 제3 하부 전극에 도달하지 않는 경우 상기 제1 상부 전극과 상기 제3 하부 전극은 전기적으로 차단되는 것인 자가 소멸 장치
12 12
제7항에 있어서,상기 복수의 단위셀 일부는 상기 제1 상부 전극과 상기 제1 하부 전극 또는 제2 하부 전극 또는 제2 비아 또는 제3 비아 또는 제3 하부 전극이 전기적으로 연결되는 식별값 생성 소자를 포함하고,상기 복수의 단위셀의 나머지 일부는 상기 제1 상부 전극과 상기 제1 하부 전극, 제2 하부 전극, 제2 비아, 제3 비아, 제3 하부 전극이 전기적으로 차단되는 식별값 생성 소자를 포함하는 것인 자가 소멸 장치
13 13
제7항에 있어서, 상기 복수의 단위셀 각각은,제1 전압을 공급하는 제1 전압원; 상기 제1 전압보다 낮은 제2 전압을 공급하는 제2 전압원 사이에 연결되는 상기 식별값 생성 소자; 및상기 식별값 생성 소자의 상기 전기적 연결 또는 차단에 따라서 상기 출력 값으로 0 또는 1을 출력하는 출력 노드;를 포함하는 것인 자가 소멸 장치
14 14
제13항에 있어서, 상기 복수의 단위셀 각각은,상기 제2 전압원과 상기 식별값 생성 소자 사이에 연결되는 저항을 더 포함하고,상기 제1 상부 전극이 상기 제1 전압원에 연결되고, 상기 제3 하부 전극이 상기 저항에 연결되며, 상기 출력 노드가 상기 제3 하부 전극에 연결되는 것인 자가 소멸 장치
15 15
제 13항에 있어서, 상기 복수의 단위셀 각각은, 상기 제1 전압원과 상기 식별값 생성 소자 사이에 연결되는 저항을 더 포함하고,상기 제1 상부 전극이 상기 저항에 연결되고, 상기 제3 하부 전극이 상기 제2 전압원에 연결되며, 상기 출력 노드가 상기 제1 상부 전극에 연결되는 것인 자가 소멸 장치
16 16
제13항에 있어서, 상기 복수의 단위셀 각각은 상기 식별값 생성 소자를 커패시터로 사용하여 상기 출력 값으로 구형파 주파수를 출력하는 발진 회로를 포함하는 것인 자가 소멸 장치
17 17
제7항에 있어서, 상기 식별값 인출부는,상기 복수의 단위셀 각각으로부터 출력되는 구형파 주파수를 각각 샘플링하여 복수의 이진 디지털 값을 출력하는 샘플링부; 및상기 복수의 이진 디지털 값으로부터 상기 복수 비트의 식별값을 출력하는 출력부;를 포함하는 것인 자가 소멸 장치
18 18
제18항에 있어서,상기 샘플링부는 상기 복수의 단위셀 각각으로부터 출력되는 구형파 주파수를 입력으로 받고, 클럭 신호가 인가되었을 때의 구형파 주파수의 값으로부터 0 또는 1을 출력하는 복수의 D 플립플롭을 포함하는 것인 자가 소멸 장치
19 19
제17항에 있어서, 상기 복수의 단위셀은 식별값 생성 소자들이 제1 비아의 깊이가 서로 다른 것인 자가 소멸 장치
20 20
제1항에 있어서, 상기 자가 소멸 작동부는 상기 발화 또는 폭발성 물질을 갖는 복제가 불가능한 디지털 식별값으로 식별 및 작동되는 것인 자가 소멸 장치
21 21
제1항에 있어서,상기 가변 전압/전류 공급부는 전류 반복기(Current Mirror)를 이용하여 원하는 전류를 인가할 수 있는 것인 자가 소멸 장치
22 22
제1항에 있어서, 상기 가변 전압/전류 공급부는 전압 체배기(Voltage Multiplier)를 이용하여 원하는 전압을 인가할 수 있는 것인 자가 소멸 장치
23 23
복수개의 캐비티 셀로 구성되는 자가소멸 작동부를 형성하는 단계;상기 자가소멸 작동부에 가변 전압과 전류를 공급하는 가변 전압/전류 공급부를 설치하는 단계;식별값 일치 확인부에 물리적 복제 불가능 디지털값 생성부와 식별값 외부입력부를 통해 식별값을 입력하는 단계;각각의 캐비티 셀에 부여된 물리적 복제 불가능한 디지털값과 외부에서 입력한 식별값을 식별값 일치 확인부가 비교하여 두 개의 식별값이 일치 여부에 따라 상기 자가소멸 작동부의 복수개의 캐비티 셀(Cavity Cell) 중 원하는 캐비티 셀에만 가변 전압/전류 공급부의 전원을 공급하여 자가 소멸시키는 단계;를 포함하는 자가 소멸 방법
24 24
제23항에 있어서, 물리적 복제 불가능한 디지털값 생성부는,식별값 생성 소자를 각각 포함하는 복수의 단위셀을 이용하여 복수의 출력 값을 생성하는 단계; 및상기 복수의 출력 값을 이용하여 복수 비트의 식별값을 출력하는 단계;를 포함하는 것인 자가 소멸 방법
25 25
제24항에 있어서, 상기 식별값 생성 소자는,기판 상부에 형성되는 제1 절연막;상기 제1 절연막 상부에 형성되는 제3 하부 전극;상기 제3 하부 전극 상부에 형성되는 제2 절연막;상기 제2 절연막의 하부로 식각 공정을 통해서 동일 층에 형성되는 제2 비아홀과 제3 비아홀; 상기 제2 비아홀과 제3 비아홀에 도체를 채워 형성하는 제2 비아와 지3 비아;상기 제2 비아와 상기 제3 비아 위해 동일 층에 형성되는 상기 제1 하부 전극과 상기 제2 하부 전극;상기 제1 하부 전극과 상기 제2 하부 전극 상부에 형성되는 제3 절연막;상기 제3 절연막의 하부로 식각 공정을 통해서 다른 깊이로 형성되는 제1 비아 홀;상기 제1 비아 홀에 도체를 채워 형성되는 제1 비아; 및상기 제1 비아 상부에 형성되는 제1 상부 전극;을 포함하는 것인 자가 소멸 방법
26 26
제24항에 있어서, 상기 생성하는 단계는,상기 제1 비아를 통해서 상기 제1 상부 전극과 상기 제1 하부 전극 또는 제2 비아 또는 제2 하부 전극 또는 제3 비아가 전기적으로 연결 또는 차단되는지에 여부에 따라 상기 출력 값을 0 또는 1로 생성하는 단계;를 포함하며,상기 제1 비아 홀은 상기 식각 공정을 통해서 다른 깊이로 형성되는 것이 자가 소멸 방법
27 27
제24항에 있어서,상기 생성하는 단계는,상기 식별값 생성 소자를 커패시터로 사용하여 상기 출력 값으로 구형파 주파수를 생성하는 단계를 포함하는 것인 자가 소멸 방법
28 28
제24항에 있어서, 상기 출력하는 단계는 상기 복수의 단위셀 각각으로부터 출력되는 구형파 주파수를 원하는 시점에서 각각 샘플링하여 복수의 이진 디지털 값을 생성하는 단계; 및상기 복수의 이진 디지털 값으로부터 상기 복수 비트의 식별값을 출력하는 단계;를 포함하고, 상기 제1 비아 홀은 상기 식각 공정을 통해서 서로 다른 깊이와 넓이로 형성되는 것인 자가 소멸 방법
29 29
제23항에 있어서, 상기 물리적 복제 불가능한 디지털값 생성부는,복수의 단위셀을 포함하는 식별값 생성부; 상기 복수의 단위셀의 출력 값을 이용하여 복수 비트의 식별값을 출력하는 식별값 인출부;를 포함하고, 상기 복수의 단위셀 각각은 다른 층에 형성된 제1 상부 전극과 제3 하부 전극을 포함하는 식별값 생성 소자를 포함하며, 상기 출력 값은 상기 제1 상부 전극과 상기 제3 하부 전극의 전기적 연결 또는 차단에 따라 결정하며,상기 전기적 연결 또는 차단은 상기 제1 상부 전극의 하부에 식각을 통해 형성되는 제1 비아의 길이 차이에 의해 결정되는 것인 자가 소멸 방법
30 30
제24항에 있어서, 상기 식별값 생성 소자는,기판 상부에 형성된 제1 절연막;상기 제1 절연막 상부에 형성된 제3 하부 전극;상기 제3 하부 전극 상부에 제2 절연막;상기 제2 절연막의 하부로 식각 공정을 통해 형성된 제2 비아 홀;상기 제2 비아 에 각각 도체를 채워 동일 층에 형성되는 제2 비아; 상기 제2 비아 상부에 동일 층에 형성되는 상기 제1 하부 전극과 상기 제2 하부 전극;상기 제1 하부 전극과 제2 하부 전극 상부에 형성되는 제3 절연막;상기 제3 절연막의 하부로 식각 공정을 통해 형성된 제1 비아 홀;상기 제1 비아홀에 도체를 채워 형성되는 제1 비아; 및상기 제1 비아 위해 형성되는 제1 상부 전극;을 포함하는 것인 자가 소멸 방법
31 31
제30항에 있어서, 상기 제1 비아 홀은 상기 식각 공정의 변이를 통해 다른 깊이로 형성되는 것인 자가 소멸 방법
32 32
제31항에 있어서, 상기 제1 비아가 상기 제1 하부 전극 또는 제2 하부 전극 또는 제2 비아에 도달하는 경우 상기 제1 상부 전극과 상기 제3 하부 전극은 전기적으로 연결되고,상기 제 1 비아가 상기 제1 하부 전극, 제2 하부 전극, 제2 비아에 도달하지 않는 경우 상기 제1 상부 전극과 상기 제3 하부 전극은 전기적으로 차단되는 것인 자가 소멸 방법
33 33
제24항에 있어서,상기 복수의 단위셀의 일부는 상기 제1 상부 전극이 상기 제1 하부 전극 또는 제2 하부 전극 또는 제2 비아 또는 제3 하부 전극이 전기적으로 연결되는 식별값 생성 소자를 포함하고, 상기 복수의 단위셀의 나머지 일부는 상기 제1 상부 전극이 상기 제1 하부 전극, 제2 하부 전극, 제2 비아, 제3 비아, 제3 하부 전극이 전기적으로 차단되는 식별값 생성 소자를 포함하는 것인 자가 소멸 방법
34 34
제24항에 있어서, 상기 복수의 단위셀 각각은,제1 전압을 공급하는 제1 전압원과 상기 제1 전압보다 낮은 제2 전압을 공급하는 제2 전압원 사이에 연결되는 상기 식별값 생성 소자; 및상기 식별값 생성 소자의 상기 전기적 연결 또는 차단에 따라서 상기 출력 값으로 0 또는 1을 출력하는 출력 노드;를 포함하는 것인 자가 소멸 방법
35 35
제24항에 있어서, 상기 복수의 단위셀 각각은,상기 제2 전압원과 상기 식별값 생성 소자 사이에 연결되는 저항을 더 포함하고,상기 제1 상부 전극이 상기 제1 전압원에 연결되고, 상기 제3 하부 전극이 상기 저항에 연결되며, 상기 출력 노드가 상기 제3 하부 전극에 연결되는 것인 자가 소멸 방법
36 36
제24항에 있어서, 상기 복수의 단위셀 각각은,상기 제1 전압원과 상기 식별값 생성 소자 사이에 연결되는 저항을 더 포함하고,상기 제1 상부 전극이 상기 저항에 연결되고, 상기 제3 하부 전극이 상기 제2 전압원에 연결되며, 상기 출력 노드가 상기 제1 상부 전극에 연결되는 것인 자가 소멸 방법
37 37
제29항에 있어서, 상기 식별값 인출부는,상기 복수의 단위셀 각각으로부터 출력되는 구형파 주파수를 각각 샘플링하여 복수의 이진 디지털 값을 출력하는 샘플링부; 및상기 복수의 이진 디지털 값으로부터 상기 복수 비트의 식별값을 출력하는 출력부;를 포함하는 것인 자가 소멸 방법
38 38
제37항에 있어서, 상기 샘플링부는 상기 복수의 단위셀 각각으로부터 출력되는 구형파 주파수를 입력으로 받고, 클럭 신호가 인가되었을 때의 구형파 주파수의 값으로부터 0 또는 1을 출력하는 복수의 D 플롭플롭을 포함하는 것인 자가 소멸 방법
39 39
제36항에 있어서, 상기 복수의 단위셀은 적어도 일부 식별값 생성 소자들이 상기 제1 비아의 깊이가 서로 다른 것인 자가 소멸 방법
40 40
제23항에 있어서, 상기 물리적 복제 불가능한 디지털값 생성부는,식별값 생성 소자를 각각 포함하는 복수의 단위셀을 이용하여 복수의 출력 값을 생성하는 단계; 및상기 복수의 출력 값을 이용하여 복수 비트의 식별값을 출력하는 단계;를 포함하고,상기 식별값 생성 소자는,기판 상부에 형성되는 제1 절연막;상기 제1 절연막 상부에 형성되는 제3 하부 전극;상기 제3 하부 전극 상부에 형성되는 제2 절연막;상기 제2 절연막의 하부로 식각 공정을 통해서 형성되는 제2 비아홀, 그리고 상기 제2 비아홀에 금속을 채워서 형성되는 제2 비아;상기 제2 비아 상부에 동일 층에 형성되는 상기 제1 하부 전극과 상기 제2 하부 전극;상기 제1 하부 전극과 상기 제2 하부 전극 상부에 형성되는 제3 절연막;상기 제3 절연막의 하부로 식각 공정을 통해서 다른 깊이로 형성되는 제1 비아 홀에 도체를 채워 형성되는 제1 비아; 및 상기 제1 비아 상부에 형성되는 제1 상부 전극을 포함하는 것인 자가 소멸 방법
41 41
제40항에 있어서, 상기 생성하는 단계는,상기 제1 비아를 통해서 상기 제1 상부 전극과 상기 제1 하부 전극 또는 제2 비아 또는 제2 하부 전극이 전기적으로 연결 또는 차단되는지에 따라서 상기 출력 값을 0 또는 1로 생성하는 단계를 포함하며,상기 제1 비아 홀은 상기 식각 공정을 통해서 다른 깊이로 형성되는 것인 자가 소멸 방법
42 42
제40항에 있어서, 상기 생성하는 단계는, 상기 식별값 생성 소자를 커패시터로 사용하여 상기 출력 값으로 구형파 주파수를 생성하는 단계를 포함하는 것인 자가 소멸 방법
43 43
제1항 또는 제23항을 통해 제조되는 전자기폭기용 용도의 반도체 칩
44 44
제1항, 제2항, 제6항 중 어느 하나의 항을 적용한 전자기펄스 효과(EMP: Electromagnetic Pulse effect)로 인하여 전자 방출 효과를 발생하는 반도체 칩
지정국 정보가 없습니다
순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 WO2019103508 WO 세계지적재산권기구(WIPO) FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 CN111566810 CN 중국 DOCDBFAMILY
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 과학기술정보통신부 한국전자통신연구원 한국전자통신연구원연구개발지원사업 차세대 이동체용 형상/기능 제어 가능한 ICT 융합 소재/부품 미래원천기술