맞춤기술찾기

이전대상기술

반도체 디바이스 및 반도체 디바이스의 제조 방법

  • 기술번호 : KST2019006289
  • 담당센터 : 서울동부기술혁신센터
  • 전화번호 : 02-2155-3662
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 반도체 디바이스는 게이트 전극, 드레인 전극 및 소스 전극을 포함하는 트랜지스터 및 상기 트랜지스터에 연결되는 압전 소자를 포함하고, 상기 압전 소자는 네거티브 캐패시턴스(Negative Capacitance)를 가지는 강유전체 네거티브 캐패시터와 압전 물질을 가지는 압전 캐패시터를 포함한다.
Int. CL H01L 41/113 (2006.01.01) H01L 41/047 (2006.01.01) H01L 41/193 (2006.01.01) H01L 41/187 (2006.01.01) H01L 41/22 (2006.01.01)
CPC H01L 41/113(2013.01) H01L 41/113(2013.01) H01L 41/113(2013.01) H01L 41/113(2013.01) H01L 41/113(2013.01) H01L 41/113(2013.01) H01L 41/113(2013.01) H01L 41/113(2013.01)
출원번호/일자 1020170158890 (2017.11.24)
출원인 서울시립대학교 산학협력단
등록번호/일자 10-2026306-0000 (2019.09.23)
공개번호/일자 10-2019-0060563 (2019.06.03) 문서열기
공고번호/일자 (20190927) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2017.11.24)
심사청구항수 11

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 서울시립대학교 산학협력단 대한민국 서울특별시 동대문구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 신창환 서울특별시 동대문구
2 박진영 서울특별시 동대문구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인엠에이피에스 대한민국 서울특별시 강남구 테헤란로*길 **, *층 (역삼동, 한동빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 서울시립대학교 산학협력단 서울특별시 동대문구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2017.11.24 수리 (Accepted) 1-1-2017-1176165-65
2 선행기술조사의뢰서
Request for Prior Art Search
2018.06.11 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2018.08.07 수리 (Accepted) 9-1-2018-0040501-78
4 의견제출통지서
Notification of reason for refusal
2019.02.28 발송처리완료 (Completion of Transmission) 9-5-2019-0152625-07
5 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2019.04.29 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2019-0436921-43
6 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2019.04.29 수리 (Accepted) 1-1-2019-0436813-10
7 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.09.10 수리 (Accepted) 4-1-2019-5191631-69
8 등록결정서
Decision to grant
2019.09.18 발송처리완료 (Completion of Transmission) 9-5-2019-0671527-15
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
반도체 디바이스에 있어서,게이트 전극, 드레인 전극 및 소스 전극을 포함하는 트랜지스터; 및상기 트랜지스터와 이격되어 있고, 상기 트랜지스터의 게이트에 연결되는 압전 소자를 포함하고,상기 압전 소자는 네거티브 캐패시턴스(Negative Capacitance)를 가지는 강유전체 네거티브 캐패시터와 압전 물질을 가지는 압전 캐패시터를 포함하고, 상기 트랜지스터의 게이트에서의 전압이 증폭되도록 상기 강유전체 네거티브 캐패시터와 상기 압전 캐패시터가 병렬 연결되는 것인, 반도체 디바이스
2 2
삭제
3 3
삭제
4 4
제 1 항에 있어서,상기 압전 소자는,기판;상기 기판 상에 형성되는 제 1 전극층;상기 제 1 전극층 상에 형성되는 압전층; 및상기 압전층 상에 형성되는 제 2 전극층을 포함하는 것인, 반도체 디바이스
5 5
제 4 항에 있어서,상기 압전층은 PVDF [poly(vinylidenefluoride)] 또는 P(VDF-TrFE) [poly(vinylidenefluoride-trifluoroethylene)]을 포함하는 것인, 반도체 디바이스
6 6
제 1 항에 있어서,상기 강유전체 네거티브 캐패시터는,기판;상기 기판 상에 형성되는 제 1 전극층;상기 제 1 전극층 상에 형성되는 강유전체층; 및상기 강유전체층 상에 형성되는 제 2 전극층을 포함하는 것인, 반도체 디바이스
7 7
제 6 항에 있어서,상기 강유전체층은 PVDF [poly(vinylidenefluoride)], P(VDF-TrFE) [poly(vinylidenefluoride-trifluoroethylene)], PZT (lead zirconate titanate), BTO (barium titanate), BLT (bismuth lanthanum titanate), SBT (strontium bismuth tantalate), SLT (near-stoichiometric lithium tantalate), 실리콘 도핑된 산화하프늄(Si-doped HfO2) 산화하프늄지르코늄(HfZrO2) 및 PbZrTiO3 중 적어도 하나를 포함하는 것인, 반도체 디바이스
8 8
제 4 항 또는 제 6 항에 있어서,상기 제 1 전극층 및 제 2 전극층은 가돌리늄 스캔데이트(GdScO3), 스트론튬 루테네이트(SrRuO3), 실리콘(Si), 폴리실리콘, 구리(Cu), 금(Au), 몰리브덴(Mo), 니켈(Ni), 백금(Pt), 티타늄(Ti), 탄탈룸(Ta) 및 루테늄(Ru) 중 적어도 하나를 포함하는 것인, 반도체 디바이스
9 9
반도체 디바이스의 제조 방법에 있어서,게이트 전극, 드레인 전극 및 소스 전극을 포함하는 트랜지스터를 형성하는 단계;네거티브 캐패시턴스(Negative Capacitance)를 가지는 강유전체 네거티브 캐패시터와 압전 물질을 가지는 압전 캐패시터를 포함하는 압전 소자를 형성하는 단계; 및상기 트랜지스터와 상기 압전 소자를 연결하는 단계를 포함하고, 상기 압전 소자는 상기 트랜지스터와 이격되어 상기 트랜지스터의 게이트에 연결되고, 상기 트랜지스터의 게이트에서의 전압이 증폭되도록 상기 강유전체 네거티브 캐패시터와 상기 압전 캐패시터는 병렬 연결되는 것인, 반도체 디바이스의 제조 방법
10 10
삭제
11 11
제 9 항에 있어서,상기 압전 캐패시터를 형성하는 단계는기판을 준비하는 단계;상기 기판 상에 제 1 전극층을 형성하는 단계;상기 제 1 전극층 상에 압전층을 형성하는 단계; 및상기 압전층 상에 제 2 전극층을 형성하는 단계을 포함하는 것인, 반도체 디바이스의 제조 방법
12 12
제 11 항에 있어서,상기 압전층은 PVDF [poly(vinylidenefluoride)] 또는 P(VDF-TrFE) [poly(vinylidenefluoride-trifluoroethylene)]을 포함하는 것인, 반도체 디바이스의 제조 방법
13 13
제 11 항에 있어서,상기 제 1 전극층 상에 압전층을 형성하는 단계는상기 압전 물질을 코로나 방전(Corona discharge)을 이용한 코로나 폴링 처리하는 단계를 포함하는 것인, 반도체 디바이스의 제조 방법
14 14
제 11 항에 있어서,상기 강유전체 네거티브 캐패시터를 형성하는 단계는기판을 준비하는 단계;상기 기판 상에 제 1 전극층을 형성하는 단계;상기 제 1 전극층 상에 강유전체층을 형성하는 단계; 및상기 강유전체층 상에 제 2 전극층을 형성하는 단계를 포함하는 것인, 반도체 디바이스의 제조 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 산업통상자원부 서울대학교산학협력단 산업핵심기술개발사업 (미래반도체소자사업 3기) 10nm 이하급 소자에 대한 원자 수준의 공정-소자 모델링 기술 연구
2 산업통상자원부 서울시립대학교산학협력단 산업핵심기술개발사업 (미래반도체소자사업 4기) 신물질 및 신구조를 이용한 슈퍼 스팁 스위칭 소자 기술 연구
3 과학기술정보통신부 서울시립대학교산학협력단 현장맞춤형 이공계 인재양성 지원사업 X-TWICE 실전문제연구단