| 1 |
1
실리콘 기판 상에 적어도 하나로 위치되어 내부에서 스핀 궤도 상호작용(spin orbit interaction)을 야기시키는 로우 선택 라인(row selection line);상기 로우 선택 라인 상에 적어도 하나로 위치되는 제1 자성 패턴;상기 제1 자성 패턴 상에 직접적으로 접촉하여 위치되는 제2 자성 패턴;상기 제2 자성 패턴 상에 위치되는 터널 베리어; 및상기 터널 베리어 상에 위치되는 제3 자성 패턴을 포함하고,상기 제1 자성 패턴은 코발트 막(Co film)으로 이루어지고,상기 제1 자성 패턴과 상기 제2 자성 패턴은 총 두께 5㎚로 이루어져 자유층(free layer)을 형성하고,상기 제3 자성 패턴은 자화 방향을 고정시킨 고정층(pinned layer)으로 형성되고,상기 제2 자성 패턴은 퍼멀로이(Py)를 포함하는 스핀 궤도 토크 자성 메모리(Spin Obit Torque(SOT) MRAM)
|
| 2 |
2
제1 항에 있어서,상기 로우 선택 라인은, 백금(Pt), 탄탈륨(Ta), 텅스텐(W), 하프늄(Hf), 레늄(Re), 이리듐(Ir), 구리(Cu), 금(Au), 은(Ag), 티타늄(Ti), 백금-망간(PtMn), 철-망간(FeMn), 이리듐-망간(IrMn), 비스무스 셀레나이드(Bi2Se3), 비스무스 텔루라이드(Bi2Te3), 몰리브덴 황(MoS2), 텅스텐 텔루라이드(WTe2), 인듐 아세나이드(InAs), 갈륨 아세나이드(GaAs), 이차원 전이금속 디찰코게나이드계 화합물(2dimensional TMDs(transition metal dichalcogenides), 3족-5족 반도체(III-V semiconductors) 및 슈퍼컨덕터(superconductors) 중 적어도 하나를 포함하는 스핀 궤도 토크 자성 메모리
|
| 3 |
3
제1 항에 있어서,상기 제1 자성 패턴의 두께는 상기 제2 자성 패턴에서 두께의 증가 또는 감소에 따라 동일한 크기로 감소 또는 증가되는 스핀 궤도 토크 자성 메모리
|
| 4 |
4
삭제
|
| 5 |
5
제1 항에 있어서,상기 제1 자성 패턴과 상기 제2 자성 패턴은 상기 총 두께를 유지하면서 서로에 대해 동일 두께로 증가 또는 감소, 그리고 감소 또는 증가되는 때 자기 감쇄 상수(α)의 증감 경향과 스핀홀 각도(θSH)의 증감 경향을 서로 반대로 가지는 스핀 궤도 토크 자성 메모리
|
| 6 |
6
제1 항에 있어서,상기 제1 자성 패턴과 상기 제2 자성 패턴은 스핀 토크 강자성 공명(spin torque ferromagnetic resonance) 측정시 상기 제1 자성 패턴에서 상기 코발트의 두께 0
|
| 7 |
7
삭제
|
| 8 |
8
제1 항에 있어서,상기 제1 자성 패턴과 상기 제2 자성 패턴은, 상기 로우 선택 라인과 상기 제1 자성 패턴의 계면에서 스핀 투명도(spin transparancy)를 극대화시키고,상기 제2 자성 패턴과 상기 터널 베리어의 계면에서 투 마그논 일렉트론 스캐터링(two magnon electron scattering)을 최소화시키는 스핀 궤도 토크 자성 메모리
|
| 9 |
9
제1 항에 있어서,상기 로우 선택 라인은, 로우 라인(row line) 전원(VR)을 통해 면내(in-plane) 제1 전류의 흐름 동안 상기 스핀 궤도 상호작용에 의해 상기 제1 전류로부터 스핀 전류를 생성시켜 상기 스핀 전류를 상기 제1 자성 패턴과 상기 제2 자성 패턴에 순차적으로 전달시키며, 상기 스핀 전류의 각운동량을 상기 제1 자성 패턴과 상기 제2 자성 패턴의 총 자기 모우멘트(total magnetic moment)인 하부 자화(lower magnitization)에 전달하여 상기 제3 자성 패턴의 상부 자화에 대해 상기 제1 자성 패턴과 상기 제2 자성 패턴의 상기 하부 자화를 평행(parallel) 또는 반평행(antiparallel)으로 방향 전환시켜 데이터 쓰기(write) 동작을 수행하는 스핀 궤도 토크 자성 메모리
|
| 10 |
10
제9 항에 있어서,상기 로우 선택 라인과 교차하면서 컬럼 라인(column line) 전원(VC)과 상기 제3 자성 패턴에 전기적으로 접속되는 컬럼 선택 라인을 더 포함하고,상기 컬럼 선택 라인은, 상기 컬럼 라인 전원(VC)을 통해 상기 제3 자성 패턴, 상기 터널 베리어, 상기 제2 자성 패턴, 상기 제1 자성 패턴과 상기 로우 선택 라인을 따라 제2 전류를 흘리고, 상기 제3 자성 패턴의 상부 자화에 대해 상기 제1 자성 패턴과 상기 제2 자성 패턴의 상기 하부 자화를 평행 방향으로 가지는 때 데이터 로우(data low)로 자기저항 신호를 측정하거나, 상기 제3 자성 패턴의 상부 자화에 대해 상기 제1 자성 패턴과 상기 제2 자성 패턴의 상기 하부 자화를 반평행 방향으로 가지는 때 데이터 하이(data high)로 자기저항의 신호를 측정하도록 데이터 읽기(read) 동작을 수행하는 스핀 궤도 토크 자성 메모리
|
