| 1 |
1
제 1 클럭과 제 2 클럭의 듀티 사이클을 검출하는 듀티 사이클 검출기; 및듀티 사이클 보정기를 포함하되,상기 듀티 사이클 검출기는 상기 검출 결과에 따라 특정 비트의 제어 코드를 출력하며, 상기 듀티 사이클 보정기는 상기 출력된 제어 코드에 따라 상기 제 1 클럭과 상기 제 2 클럭의 듀티 사이클을 보정하여 상기 제 1 클럭과 상기 제 2 클럭의 듀티 사이클을 50%로 만들고, 상기 제 1 클럭은 클럭(CLKOUT)이고, 상기 제 2 클럭은 상기 제 1 클럭의 차동 신호인 클럭바(CLKOUTB)이며, 상기 듀티 사이클 보정기는,상기 제어 코드에 응답하여 클럭(CLKDCC)을 출력하는 듀티 사이클 보정 셀; 및상기 듀티 사이클 보정 셀로부터 출력된 클럭(CLKDCC)에 따라 상기 클럭(CLKOUT)과 상기 클럭바(CLKOUTB)를 생성하는 차동 클럭 생성기를 포함하는 것을 특징으로 하는 듀티 사이클 보정 시스템
|
| 2 |
2
삭제
|
| 3 |
3
제1항에 있어서, 초기에 제어 코드의 모든 비트는 '0'을 가지되,상기 제어 코드는 상기 듀티 사이클 보정 기간 동안 지속적으로 증가하거나 감소하며, 상기 제어 코드의 증가 또는 감소는 상기 클럭(CLKOUT)과 상기 클럭바(CLKOUTB)의 듀티 사이클이 50%로 수렴될때까지 수행되는 것을 특징으로 하는 듀티 사이클 보정 시스템
|
| 4 |
4
삭제
|
| 5 |
5
제1항에 있어서, 상기 듀티 사이클 보정 셀은,상기 제어 코드의 비트 수에 해당하는 P-MOS 트랜지스터들;상기 제어 코드의 비트 수에 해당하는 N-MOS 트랜지스터들;상기 P-MOS 트랜지스터들을 각기 특정 노드에 연결시키는 제 1 스위치들; 및상기 N-MOS 트랜지스터들을 각기 상기 특정 노드에 연결시키는 제 2 스위치들을 포함하되, 상기 제 1 스위치들과 상기 제 2 스위치들은 상보적으로 동작하면서 상기 제어 코드에 의해 스위칭되고, 입력 클럭(CLKIN)은 상기 P-MOS 트랜지스터들 및 상기 N-MOS 트랜지스터들의 게이트들로 입력되며, 상기 스위칭에 따라 상기 특정 노드로부터 상기 차동 클럭 생성기로 상기 클럭(CLKDCC)이 제공되고, 상기 차동 클럭 생성기는 상기 제공된 클럭(CLKDCC)에 응답하여 상기 클럭(CLKOUT)과 상기 클럭바(CLKOUTB)를 출력하는 것을 특징으로 하는 듀티 사이클 보정 시스템
|
| 6 |
6
제1항에 있어서, 상기 듀티 사이클 검출기는,상기 듀티 사이클 보정기로부터 생성된 클럭(CLKOUT)의 평균 전압을 생성하는 제 1 저역 통과 필터;상기 듀티 사이클 보정기로부터 생성된 클럭바(CLKOUTB)의 평균 전압을 생성하는 제 2 저역 통과 필터;상기 평균 전압들을 비교하여 하이 로직 또는 로우 로직을 출력하는 비교기; 및상기 비교기의 출력에 따라 상기 제어 코드를 증가시키거나 감소시켜서 새로운 제어 코드를 생성하고 상기 생성된 제어 코드를 상기 듀티 사이클 보정기로 제공하는 업/다운 디지털 카운터를 포함하는 것을 특징으로 하는 듀티 사이클 보정 시스템
|
| 7 |
7
제6항에 있어서, 상기 비교기는,상기 제 1 저역 통과 필터와 연결된 제 1 스위치;상기 제 2 저역 통과 필터와 연결된 제 2 스위치;상기 스위치들의 출력 노드에 연결된 캐패시터;상기 캐패시터의 출력단에 연결된 제 1 인버터;상기 제 1 인버터의 입력단과 출력단에 연결된 제 3 스위치;상기 제 1 인버터에 직렬로 연결된 제 2 인버터; 및상기 제 2 인버터의 출력단에 연결된 D 플립플롭을 포함하되,상기 비교기는 상기 스위치들의 출력 노드의 전압 변화에 따라 하이 로직 또는 로우 로직을 출력하며, 상기 출력된 로직이 상기 업/다운 디지털 카운터로 제공되는 것을 특징으로 하는 듀티 사이클 보정 시스템
|
| 8 |
8
삭제
|
| 9 |
9
삭제
|
| 10 |
10
제 1 클럭과 제 2 클럭의 듀티 사이클들을 검출하는 단계;상기 검출 결과에 해당하는 로직에 응답하여 특정 비트의 제어 코드를 출력하는 단계; 및상기 출력된 제어 코드에 따라 상기 제 1 클럭과 상기 제 2 클럭의 듀티 사이클들을 보정하는 단계를 포함하되,상기 보정에 따라 상기 제 1 클럭과 상기 제 2 클럭의 듀티 사이클이 50%로 수렴하고, 상기 제 1 클럭은 클럭(CLKOUT)이고, 상기 제 2 클럭은 상기 제 1 클럭의 차동 신호인 클럭바(CLKOUTB)이며, 상기 보정하는 단계는,상기 제어 코드에 응답하여 따라 입력 클럭에 대응하는 클럭(CLKDCC)을 출력하는 단계; 및상기 출력된 클럭(CLKDCC)에 따라 차동 신호인 상기 클럭(CLKOUT)과 상기 클럭바(CLKOUTB)를 생성하는 단계를 포함하는 것을 특징으로 하는 듀티 사이클 보정 방법
|
| 11 |
11
삭제
|
| 12 |
12
제10항에 있어서, 초기에 제어 코드의 모든 비트는 '0'을 가지되, 상기 제어 코드는 상기 듀티 사이클 보정 기간 동안 계속적으로 증가하거나 감소하는 것을 특징으로 하는 듀티 사이클 보정 방법
|
| 13 |
13
삭제
|
| 14 |
14
제10항에 있어서, 상기 제어 코드를 출력하는 단계는,상기 클럭(CLKOUT)의 평균 전압 및 상기 클럭바(CLKOUTB)의 평균 전압을 생성하는 단계;상기 평균 전압들을 비교하여 하이 로직 또는 로우 로직을 출력하는 단계; 및상기 출력된 로직에 따라 상기 제어 코드를 증가시키거나 감소시켜 새로운 제어 코드를 생성하는 단계를 포함하는 것을 특징으로 하는 듀티 사이클 보정 방법
|
