| 1 |
1
풀업(Pull-up) PMOS 트랜지스터와 풀다운(Pull-down) NMOS 트랜지스터로 구성되는 단위 열(Column)을 복수개 포함하고, 지연 라인(Delay line)으로부터 출력되는 클럭 신호에 기초하여 상기 풀업 PMOS 트랜지스터로 라이징 에지(Rising edge) 신호를 생성하며 상기 풀다운 NMOS 트랜지스터로 폴링 에지(Falling edge) 신호를 생성하는 신호 생성부;상기 풀업 PMOS 트랜지스터 및 풀다운 NMOS 트랜지스터 사이의 라인에 연결되어 상기 라이징 에지 신호 및 폴링 에지 신호를 수신하고, 상기 수신한 신호에 기초하여 출력 신호를 송출하는 출력부;상기 출력 신호에 기초하여 상기 풀다운(Pull-down) NMOS 트랜지스터의 게이트 동작을 제어하는 피드백부;상기 풀업 PMOS 트랜지스터의 게이트 동작을 제어하는 풀업 제어부 및상기 풀다운 NMOS 트랜지스터의 게이트 동작을 제어하는 풀다운 제어부를 포함하고,상기 풀다운 제어부는 상기 복수개의 단위 열 중에서 N번째(여기서, N은 자연수) 단위 열에 포함된 풀다운 NMOS 트랜지스터의 게이트 동작을 제어하기 위하여,상기 지연 라인으로부터 출력되는 클럭 신호 중 2N-1번째 에지에 대응되는 클럭 신호에 기초하여 상기 N번째 단위 열에 포함된 풀다운 NMOS 트랜지스터의 게이트 동작을 제어하는 제1 PMOS 트랜지스터 및 상기 지연 라인으로부터 출력되는 클럭 신호 중 2N번째 에지에 대응되는 클럭 신호에 기초하여 상기 제1PMOS 트랜지스터의 게이트 동작을 제어하는 제2 PMOS 트랜지스터를 포함하는 에지결합장치
|
| 2 |
2
제1항에 있어서,상기 피드백부는 상기 출력 신호를 게이트로 수신하는 피드백 트랜지스터를 포함하고, 상기 출력 신호에 따른 상기 피드백 트랜지스터의 게이트 동작의 변화에 의해 상기 지연 라인으로부터 출력되는 클럭 신호가 짧은 펄스로 조절되며, 상기 조절된 짧은 펄스로 상기 풀다운 NMOS 트랜지스터의 게이트 동작을 제어하는에지결합장치
|
| 3 |
3
삭제
|
| 4 |
4
삭제
|
| 5 |
5
제1항에 있어서,상기 제2 PMOS 트랜지스터는 2N번째 에지에 대응되는 클럭 신호가 하이(High) 상태가 되면, 상기 제1 PMOS 트랜지스터의 게이트를 오프(off) 상태로 변경하여 상기 N번째 단위 열에 포함된 풀업 PMOS 트랜지스터 및 풀다운 NMOS 트랜지스터의 동작을 분리하는에지결합장치
|
| 6 |
6
풀업(Pull-up) PMOS 트랜지스터와 풀다운(Pull-down) NMOS 트랜지스터로 구성되는 단위 열(Column)을 복수개 포함하고, 지연 라인(Delay line)으로부터 출력되는 클럭 신호에 기초하여 상기 풀업 PMOS 트랜지스터로 라이징 에지(Rising edge) 신호를 생성하며 상기 풀다운 NMOS 트랜지스터로 폴링 에지(Falling edge) 신호를 생성하는 신호 생성부;상기 풀업 PMOS 트랜지스터 및 풀다운 NMOS 트랜지스터 사이의 라인에 연결되어 상기 라이징 에지 신호 및 폴링 에지 신호를 수신하고, 상기 수신한 신호에 기초하여 출력 신호를 송출하는 출력부;상기 출력 신호에 기초하여 상기 풀다운(Pull-down) NMOS 트랜지스터의 게이트 동작을 제어하는 피드백부;상기 풀업 PMOS 트랜지스터의 게이트 동작을 제어하는 풀업 제어부 및상기 풀다운 NMOS 트랜지스터의 게이트 동작을 제어하는 풀다운 제어부를 포함하고,상기 풀업 제어부는상기 복수개의 단위 열 중에서 N번째(여기서, N은 자연수) 단위 열에 포함된 풀업 PMOS 트랜지스터의 게이트 동작을 제어하기 위하여, 상기 지연 라인으로부터 출력되는 클럭 신호 중 2N번째 에지에 대응되는 클럭 신호를 180°위상 반전한 클럭 신호에 기초하여 상기 N번째 단위 열에 포함된 풀업 PMOS 트랜지스터의 게이트 동작을 제어하는 제1 NMOS 트랜지스터 및 상기 지연 라인으로부터 출력되는 클럭 신호 중 2N+1번째 에지에 대응되는 클럭 신호를 180°위상 반전한 클럭 신호에 기초하여 상기 제1 NMOS 트랜지스터의 게이트 동작을 제어하는 제2 NMOS 트랜지스터를 포함하는에지결합장치
|
| 7 |
7
제1항에 있어서,상기 출력부는 상기 출력 신호를 송출하는 인버터 회로를 포함하는에지결합장치
|
| 8 |
8
풀업(Pull-up) PMOS 트랜지스터와 풀다운(Pull-down) NMOS 트랜지스터로 구성되는 단위 열(Column)을 복수개 포함하는 신호 생성부에서 지연 라인(Delay line)으로부터 출력되는 클럭 신호에 기초하여 상기 풀업 PMOS 트랜지스터로 라이징 에지(Rising edge) 신호를 생성하고 상기 풀다운 NMOS 트랜지스터로 폴링 에지(Falling edge) 신호를 생성하는 단계;출력부에서 상기 풀업 PMOS 트랜지스터 및 풀다운 NMOS 트랜지스터 사이의 라인에 연결되어 상기 라이징 에지 신호 및 폴링 에지 신호를 수신하고, 상기 수신한 신호에 기초하여 출력 신호를 송출하는 단계; 및 피드백부에서 상기 출력 신호에 기초하여 상기 풀다운 NMOS 트랜지스터의 게이트 동작을 제어하는 단계를 포함하고,풀업 제어부에서 상기 풀업 PMOS 트랜지스터의 게이트 동작을 제어하는 단계 및 풀다운 제어부에서 상기 풀다운 NMOS 트랜지스터의 게이트 동작을 제어하는 단계를 더 포함하며, 상기 풀다운 제어부는 상기 복수개의 단위 열 중에서 N번째(여기서, N은 자연수) 단위 열에 포함된 풀다운 NMOS 트랜지스터의 게이트 동작을 제어하기 위하여,상기 지연 라인으로부터 출력되는 클럭 신호 중 2N-1번째 에지에 대응되는 클럭 신호에 기초하여 상기 N번째 단위 열에 포함된 풀다운 NMOS 트랜지스터의 게이트 동작을 제어하는 제1 PMOS 트랜지스터 및 상기 지연 라인으로부터 출력되는 클럭 신호 중 2N번째 에지에 대응되는 클럭 신호에 기초하여 상기 제1PMOS 트랜지스터의 게이트 동작을 제어하는 제2 PMOS 트랜지스터를 포함하는 에지결합방법
|
| 9 |
9
제8항에 있어서,상기 게이트 동작을 제어하는 단계는상기 피드백부에서 상기 출력 신호를 게이트로 수신하는 피드백 트랜지스터를 포함하고, 상기 출력 신호에 따른 상기 피드백 트랜지스터의 게이트 동작의 변화에 의해 상기 지연 라인으로부터 출력되는 클럭 신호가 짧은 펄스로 조절되며, 상기 조절된 짧은 펄스로 상기 풀다운 NMOS 트랜지스터의 게이트 동작을 제어하는에지결합방법
|
| 10 |
10
삭제
|
