| 1 |
1
플립플롭(Flip-Flop, FF)의 데이터 신호의 값과 클럭 입력 신호의 값을 동일한 지점에서 카운팅 시작하여 상기 플립플롭(Flip-Flop, FF)의 설정 시간을 교정하기 위한 교정 코드를 연산하는 설정 시간 교정부;지연 고정 루프(Delay Lock Loop, DLL)의 고정 동작을 감지하여 고정 검출 신호를 생성하는 위상 감지부;상기 생성된 고정 검출 신호에 기초하여 디지털 제어 딜레이 라인(Digital Control Delay line, DCDL)의 제어 코드를 연산하는 코드 제어부;상기 연산된 제어 코드에서 상기 연산된 교정 코드를 감하여 보상 제어 코드를 연산하는 보상 제어 코드 연산부; 및상기 연산된 보상 제어 코드를 상기 디지털 제어 딜레이 라인(Digital Control Delay line, DCDL)에 적용하여 정적 위상 오프셋(static phase offset)을 감소시키는 경로 선택부를 포함하고,상기 설정 시간 교정부는, 상기 클럭 입력 신호의 값과 상기 데이터 신호의 값이 기준 범위 이상 일치할 경우, 상기 교정 코드의 카운트를 상승시키고, 상기 클럭 입력 신호의 값과 상기 데이터 신호의 값이 상기 기준 범위 이상 불일치할 경우, 상기 교정 코드의 카운트를 종료하여 상기 교정 코드를 결정하는지연 고정 루프 장치
|
| 2 |
2
제1항에 있어서,상기 설정 시간 교정부, 상기 교정 코드의 연산이 완료된 경우, 상기 위상 감지부가 상기 지연 고정 루프(Delay Lock Loop, DLL)의 고정 동작 감지를 개시하도록 개시 신호를 전달하는지연 고정 루프 장치
|
| 3 |
3
삭제
|
| 4 |
4
제1항에 있어서,상기 위상 감지부는, 상기 제어 딜레이 라인(Digital Control Delay line, DCDL)의 출력단으로부터의 제1 피드백 신호 및 제2 피드백 신호가 형성하는 윈도우에 클럭 입력 신호에 기초하는 기준 신호가 포함될 경우, 상기 고정 검출 신호를 생성하는지연 고정 루프 장치
|
| 5 |
5
제1항에 있어서,상기 코드 제어부는, 상기 고정 검출 신호가 생성되기 전까지 상기 지연 고정 루프(Delay Lock Loop, DLL)의 클럭 신호 발생 주기에 기초하여 상기 제어 코드를 연산하는지연 고정 루프 장치
|
| 6 |
6
제1항에 있어서,상기 보상 제어 코드 연산부는, 상기 연산된 제어 코드에 기초한 상기 플립플롭(Flip-Flop, FF)의 설정 시간보다 감소된 플립플롭(Flip-Flop, FF) 설정 시간을 상기 디지털 제어 딜레이 라인(Digital Control Delay line, DCDL)에 적용하도록 상기 보상 제어 코드를 연산하는지연 고정 루프 장치
|
| 7 |
7
제1항에 있어서,상기 코드 제어부가 상기 제어 코드를 연산한 경우, 상기 코드 제어부로부터 상기 지연 고정 루프(Delay Lock Loop, DLL)의 중단 신호를 수신하고, 상기 경로 선택부 및 상기 보상 제어 코드 연산부로 보상 모드 전환 신호를 전달하는 보상 제어부를 더 포함하는지연 고정 루프 장치
|
| 8 |
8
제7항에 있어서,상기 경로 선택부는, 상기 보상 모드 전환 신호의 전달 여부에 기초하여 상기 연산된 보상 제어 코드 및 상기 연산된 제어 코드 중 어느 하나를 상기 디지털 제어 딜레이 라인(Digital Control Delay line, DCDL)에 적용하는지연 고정 루프 장치
|
| 9 |
9
제1항에 있어서,상기 위상 감지부의 출력신호인 상기 고정 검출 신호의 글리치 노이즈(glitch noise)를 제거하는 글리치 제거부를 더 포함하는지연 고정 루프 장치
|
| 10 |
10
설정 시간 교정부에서, 플립플롭(Flip-Flop, FF)의 데이터 신호의 값과 클럭 입력 신호의 값을 동일한 지점에서 카운팅 시작하여 상기 플립플롭(Flip-Flop, FF)의 설정 시간을 교정하기 위한 교정 코드를 연산하는 단계;위상 감지부에서, 지연 고정 루프(Delay Lock Loop, DLL)의 고정 동작을 감지하여 고정 검출 신호를 생성하는 단계;코드 제어부에서, 상기 생성된 고정 검출 신호에 기초하여 디지털 제어 딜레이 라인(Digital Control Delay line, DCDL)의 제어 코드를 연산하는 단계;보상 제어 코드 연산부에서, 상기 연산된 제어 코드에서 상기 연산된 교정 코드를 감하여 보상 제어 코드를 연산하는 단계; 및경로 선택부에서, 상기 연산된 보상 제어 코드를 상기 디지털 제어 딜레이 라인(Digital Control Delay line, DCDL)에 적용하여 정적 위상 오프셋(static phase offset)을 감소시키는 단계를 포함하고,상기 플립플롭(Flip-Flop, FF)의 설정 시간을 교정하기 위한 교정 코드를 연산하는 단계는,상기 클럭 입력 신호의 값과 상기 데이터 신호의 값이 기준 범위 이상 일치할 경우, 상기 교정 코드의 카운트를 상승시키는 단계; 및상기 클럭 입력 신호의 값과 상기 데이터 신호의 값이 상기 기준 범위 이상 불일치할 경우, 상기 교정 코드의 카운트를 종료하여 상기 교정 코드를 결정하는 단계를 포함하는지연 고정 루프 장치의 동작 방법
|
| 11 |
11
삭제
|
| 12 |
12
제10항에 있어서,상기 지연 고정 루프(Delay Lock Loop, DLL)의 고정 동작을 감지하여 고정 검출 신호를 생성하는 단계는,상기 제어 딜레이 라인(Digital Control Delay line, DCDL)의 출력단으로부터의 제1 피드백 신호 및 제2 피드백 신호가 형성하는 윈도우에 클럭 입력 신호에 기초하는 기준 신호가 포함될 경우, 상기 고정 검출 신호를 생성하는 단계를 포함하는지연 고정 루프 장치의 동작 방법
|
