| 1 |
1
중앙 프로세싱 유닛(central processing unit, CPU), 메모리 및 플래시 기반의 저장 장치를 포함하는 컴퓨팅 디바이스의 메모리 제어 장치로서,상기 메모리의 메모리 공간과 상기 저장 장치의 저장 공간을 확장 메모리 공간으로 통합하며, 상기 메모리의 메모리 공간을 상기 저장 장치의 저장 공간을 위한 캐시로 사용하여서 상기 CPU로부터의 상기 확장 메모리 공간으로의 메모리 요청을 처리하는 주소 관리기, 그리고상기 메모리 및 상기 저장 장치로의 액세스에 사용되는 인터페이스를 포함하는 메모리 제어 장치
|
| 2 |
2
제1항에서,상기 메모리 요청의 주소는 상기 저장 공간의 용량을 메모리 공간의 용량으로 사용하는 메인 메모리의 주소이며,상기 주소 관리기는 상기 저장 장치의 저장 공간을 상기 메모리의 메모리 공간에 매핑함으로써 상기 메모리 요청을 처리하는 메모리 제어 장치
|
| 3 |
3
제1항에서,상기 주소 관리기는 상기 메모리 요청의 주소에 기초해서 상기 캐시에서 히트(hit) 또는 미스(miss)를 조회하는 캐시 로직을 사용하여 상기 메모리의 메모리 공간과 상기 저장 장치의 저장 공간을 확장 메모리 공간으로 통합하는 메모리 제어 장치
|
| 4 |
4
제3항에서,상기 주소 관리기는 상기 캐시 로직으로 하드웨어 캐시 로직을 사용하여 소프트웨어의 도움 없이 상기 메모리의 메모리 공간과 상기 저장 장치의 저장 공간을 확장 메모리 공간으로 통합하는 메모리 제어 장치
|
| 5 |
5
제3항에서,큐 엔진을 더 포함하며,상기 인터페이스는 상기 메모리를 위한 메모리 인터페이스 및 상기 저장 장치를 위한 저장 장치 인터페이스를 포함하고,상기 메모리 요청이 상기 캐시에서 미스인 경우, 상기 주소 관리기는 상기 메모리 요청에 기초하여 상기 저장 장치를 위한 명령 구조를 가지는 명령을 생성하여 상기 큐 엔진으로 전달하고, 상기 큐 엔진은 상기 명령을 상기 저장 장치 인터페이스를 통해 상기 저장 장치로 전달하며,상기 메모리 요청이 상기 캐시에서 히트인 경우, 상기 주소 관리기는 상기 캐시 로직으로부터 상기 메모리 요청의 주소에 해당하는 상기 메모리의 메모리 주소를 가져오고, 상기 메모리 주소를 가지는 상기 메모리 요청을 상기 메모리로 전달하는메모리 제어 장치
|
| 6 |
6
제5항에서,상기 큐 엔진은 상기 명령을 서브미션 큐로 제출하고 도어벨 레지스터를 울려서 상기 저장 장치로 전달하는 메모리 제어 장치
|
| 7 |
7
제5항에서,상기 메모리 요청이 읽기 요청인 경우, 상기 명령은 상기 메모리에서 상기 저장 장치로 캐시 데이터를 방출하기 위한 제1 명령 및 상기 저장 장치로부터 상기 메모리로 대상 읽기 데이터를 읽기 위한 제2 명령을 포함하며,상기 메모리 요청이 쓰기 요청인 경우, 상기 명령은 상기 메모리에서 상기 저장 장치로 상기 캐시 데이터를 방출하기 위한 상기 제1 명령을 포함하는메모리 제어 장치
|
| 8 |
8
제7항에서,상기 제1 명령은, 상기 캐시 로직의 복수의 세트 중 상기 메모리 요청의 주소에 대응하는 세트에 기록된 메모리 주소를 지시하는 포인터 및 상기 메모리 요청의 주소와 상기 메모리 요청의 주소에 대응하는 상기 세트에 기록된 값에 기초하여서 생성된 저장 장치 주소를 지시하는 논리 주소를 포함하며,상기 제2 명령은, 상기 메모리 요청의 주소에 대응하는 상기 세트에 기록된 메모리 주소를 지시하는 포인터 및 상기 메모리 요청의 주소에 대응하는 저장 장치 주소를 지시하는 논리 주소를 포함하는메모리 제어 장치
|
| 9 |
9
제3항에서,상기 메모리 요청이 상기 캐시에서 미스인 경우, 상기 메모리 요청에 기초하여 상기 저장 장치가 상기 메모리에 직접 액세스하기 위한 명령을 생성하는 저장 장치 명령 생성기를 더 포함하며,상기 인터페이스는 메모리 인터페이스를 포함하고,상기 메모리 인터페이스는 상기 메모리의 레지스터와 상기 저장 장치의 레지스터에 레지스터 기반 인터페이스로 연결되며,상기 저장 장치 명령 생성기는 상기 명령을 상기 메모리 인터페이스를 통해 상기 저장 장치로 전달하여서 상기 저장 장치가 상기 레지스터 기반 인터페이스를 통해 상기 메모리에 상기 메모리 인터페이스를 통해 직접 액세스하도록 하는 메모리 제어 장치
|
| 10 |
10
제9항에서,상기 명령은 소스 주소, 목적지 주소 및 요청 유형을 포함하며,상기 소스 주소는 상기 메모리의 메모리 주소와 상기 저장 장치의 저장 장치 주소 중 어느 하나를 지시하고, 상기 목적지 주소는 상기 메모리 주소와 상기 저장 장치 주소 중 다른 하나를 지시하며, 상기 요청 유형은 읽기 또는 쓰기를 지시하고,상기 저장 장치의 컨트롤러의 제어에 따라, 상기 소스 주소로부터 상기 목적지 주소로 데이터가 전달되는 메모리 제어 장치
|
| 11 |
11
제9항에서,상기 저장 장치로 상기 명령이 전달되는 경우에 설정되는 잠금 레지스터를 더 포함하며,상기 잠금 레지스터가 설정된 경우, 상기 메모리 제어 장치가 상기 메모리에 액세스하는 것이 차단되는메모리 제어 장치
|
| 12 |
12
제3항에서,상기 메모리 요청이 상기 캐시에서 미스인 경우, 상기 메모리 요청이 상기 저장 장치와 상기 메모리에서 처리되도록 명령이 상기 저장 장치로 전달되며,상기 명령은 저널 태그를 포함하고,상기 명령이 상기 저장 장치로 전달될 때 상기 저널 태그는 제1값으로 설정되고, 상기 명령이 상기 저장 장치에서 완료될 때 상기 저널 태그는 제2값으로 설정되는 메모리 제어 장치
|
| 13 |
13
제3항에서,상기 메모리는 상기 캐시 로직이 저장된 고정된 메모리 영역을 포함하는 메모리 제어 장치
|
| 14 |
14
제3항에서,상기 캐시 로직은 복수의 인덱스에 각각 대응하는 복수의 세트를 포함하고, 각 세트는 태그를 포함하며,상기 메모리 요청의 주소가 적어도 대상 태그 및 대상 인덱스로 분해되고,상기 주소 관리기는 상기 복수의 세트 중 상기 대상 인덱스와 동일한 인덱스를 가지는 세트에 저장된 태그와 상기 대상 태그가 동일한 경우에 히트로 판단하고, 상기 저장된 태그와 상기 대상 태그가 다른 경우에 미스로 판단하는 메모리 제어 장치
|
| 15 |
15
제14항에서,각 세트는 대응하는 캐시 영역이 현재 사용 중인지를 지시하는 비지(busy) 비트를 더 포함하며,상기 메모리 요청의 미스에 따라 상기 메모리에서 상기 저장 장치로 캐시 데이터를 방출하는 경우, 상기 주소 관리기는 상기 복수의 세트 중 상기 메모리 요청의 주소에 대응하는 대상 세트의 상기 비지 비트를 소정 값으로 설정하고, 상기 캐시 데이터를 상기 메모리의 소정 영역에 복제하고, 상기 캐시 데이터의 방출을 위한 포인터를 상기 소정 영역을 지시하도록 갱신하는메모리 제어 장치
|
| 16 |
16
제15항에서,상기 CPU로부터 상기 대상 세트에 대응하는 캐시 영역으로의 쓰기 요청을 수신한 경우, 상기 주소 관리기는 상기 대상 세트의 비지 비트를 참조하여 상기 비지 비트가 상기 소정 값인 경우 상기 쓰기 요청을 대기시키고, 상기 소정 영역에서 상기 캐시 데이터의 방출이 완료된 후에 상기 쓰기 요청을 처리하는 메모리 제어 장치
|
| 17 |
17
제1항 내지 제16항 중 어느 한 항에 따른 상기 메모리 제어 장치,상기 CPU,상기 메모리, 그리고상기 저장 장치를 포함하는 컴퓨팅 디바이스
|
| 18 |
18
중앙 프로세싱 유닛(central processing unit, CPU), 메모리 및 플래시 기반의 저장 장치를 포함하는 컴퓨팅 디바이스의 메모리 제어 장치로서,상기 메모리의 메모리 공간과 상기 저장 장치의 저장 공간을 확장 메모리 공간으로 통합하며, 상기 메모리의 메모리 공간을 상기 저장 장치의 저장 공간을 위한 캐시로 사용하여서 상기 CPU로부터의 상기 확장 메모리 공간으로의 메모리 요청을 처리하는 주소 관리기,상기 저장 장치를 위한 큐를 관리하는 큐 엔진,상기 메모리를 위한 메모리 인터페이스, 그리고상기 저장 장치를 위한 저장 장치 인터페이스를 포함하며,상기 주소 관리기는 상기 메모리 요청의 주소에 기초해서 상기 캐시에서 히트(hit) 또는 미스(miss)를 조회하는 캐시 로직을 사용하며,상기 캐시 로직에서 히트인 경우, 상기 주소 관리기는 상기 메모리 요청의 주소에 대응하는 상기 캐시 로직의 엔트리에 기초해서 상기 메모리 요청을 상기 메모리 인터페이스를 통해 상기 메모리로 전달하고,상기 캐시 로직에서 미스인 경우, 상기 주소 관리기는 상기 메모리 요청의 주소에 대응하는 상기 캐시 로직의 엔트리에 기초해서 상기 메모리 요청으로부터 상기 저장 장치를 위한 명령 구조를 가지는 명령을 생성하며, 상기 큐 엔진은 상기 명령을 상기 저장 장치 인터페이스를 통해 상기 저장 장치로 전달하는 메모리 제어 장치
|
| 19 |
19
제18항에서,상기 주소 관리기는 상기 캐시 로직으로 하드웨어 캐시 로직을 사용하여 소프트웨어의 도움 없이 상기 메모리의 메모리 공간과 상기 저장 장치의 저장 공간을 확장 메모리 공간으로 통합하는 메모리 제어 장치
|
| 20 |
20
중앙 프로세싱 유닛(central processing unit, CPU)을 포함하는 컴퓨팅 디바이스의 메모리 제어 장치로서,제1 레지스터 및 메모리 영역을 포함하는 메모리,제2 레지스터 및 플래시 매체를 포함하는 저장 장치,상기 메모리의 메모리 공간과 상기 저장 장치의 저장 공간을 확장 메모리 공간으로 통합하며, 상기 메모리의 메모리 공간을 상기 저장 장치의 저장 공간을 위한 캐시로 사용하여서 상기 CPU로부터의 상기 확장 메모리 공간으로의 메모리 요청을 처리하는 주소 관리기,저장 장치 명령 생성기, 그리고상기 메모리를 위한 인터페이스이며, 상기 제1 레지스터와 상기 제2 레지스터 기반 인터페이스로 연결되는 메모리 인터페이스를 포함하며,상기 주소 관리기는 상기 메모리 요청의 주소에 기초해서 상기 캐시에서 히트(hit) 또는 미스(miss)를 조회하는 캐시 로직을 사용하며,상기 메모리 요청이 상기 캐시에서 히트인 경우, 상기 주소 관리기는 상기 메모리 요청의 주소에 대응하는 상기 캐시 로직의 엔트리에 기초해서 상기 메모리 요청을 상기 메모리 인터페이스를 통해 상기 메모리로 전달하고,상기 메모리 요청이 상기 캐시에서 미스인 경우, 상기 저장 장치 명령 생성기는 상기 메모리 요청의 주소에 대응하는 상기 캐시 로직의 엔트리에 기초해서 상기 저장 장치가 상기 메모리에 직접 액세스하기 위한 명령을 생성하고, 상기 명령을 상기 레지스터 기반 인터페이스를 통해 상기 저장 장치로 전달하여서 상기 저장 장치가 상기 레지스터 기반 인터페이스를 통해 상기 메모리에 직접 액세스하도록 하는 메모리 제어 장치
|
| 21 |
21
제20항에서,상기 주소 관리기는 상기 캐시 로직으로 하드웨어 캐시 로직을 사용하여 소프트웨어의 도움 없이 상기 메모리의 메모리 공간과 상기 저장 장치의 저장 공간을 확장 메모리 공간으로 통합하는 메모리 제어 장치
|
