| 1 |
1
제 1 입력 신호에 포함된 펄스의 폭을 제어하는 펄스 폭 제어부;폭이 제어된 상기 제 1 입력 신호에 포함된 펄스와 제 2 입력 신호에 포함된 펄스의 동시발생을 나타내는 신호를 생성하는 동시발생 신호 생성기; 및생성된 상기 동시발생을 나타내는 신호에 포함된 펄스의 수를 카운트하는 카운터;를 포함하되,상기 펄스 폭 제어부는 상기 제 1 입력 신호에 포함된 펄스의 상승 엣지를 검출하는 상승 엣지 검출부를 포함하는 것을 특징으로 하는 동시계수기
|
| 2 |
2
제 1 항에 있어서,상기 상승 엣지 검출부는 플립플랍(Flip-Flop)을 포함하는 것을 특징으로 하는 동시계수기
|
| 3 |
3
제 1 항에 있어서,상기 펄스 폭 제어부는 상기 제 1 입력 신호에 포함된 펄스의 폭과 관련된 사용자 입력에 따라 상기 제 1 입력 신호에 포함된 펄스의 폭을 제어하는 것을 특징으로 하는 동시계수기
|
| 4 |
4
제 3 항에 있어서,상기 펄스 폭 제어부는 멀티플렉서(MUX)를 포함하는 것을 특징으로 하는 동시계수기
|
| 5 |
5
제 1 항에 있어서,상기 펄스 폭 제어부는 상기 상승 엣지 검출부의 출력 신호를 지연시키는 펄스 지연부를 더 포함하는 것을 특징으로 하는 동시계수기
|
| 6 |
6
제 5 항에 있어서,상기 펄스 지연부는 딜레이 버퍼(delay buffer)를 포함하는 것을 특징으로 하는 동시계수기
|
| 7 |
7
제 6 항에 있어서,상기 펄스 폭 제어부는 상기 딜레이 버퍼의 개수에 따라 상기 제 1 입력 신호에 포함된 펄스의 폭을 제어하는 것을 특징으로 하는 동시계수기
|
| 8 |
8
제 5 항에 있어서,상기 펄스 폭 제어부는 상기 상승 엣지 검출부의 출력 신호와 상기 펄스 지연부의 출력 신호에 EX-OR 연산을 수행하는 EX-OR 연산부를 더 포함하는 것을 특징으로 하는 동시계수기
|
| 9 |
9
제 1 항에 있어서,상기 제 1 입력 신호를 소정의 시간만큼 지연시키고, 지연된 상기 제 1 입력 신호를 상기 펄스 폭 제어부로 전달하는 입력 신호 지연부를 더 포함하는 것을 특징으로 하는 동시계수기
|
| 10 |
10
제 9 항에 있어서,상기 입력 신호 지연부는 상기 소정의 시간에 대한 사용자 입력에 따라 상기 제 1 입력 신호를 지연시키는 것을 특징으로 하는 동시계수기
|
| 11 |
11
제 9 항에 있어서, 상기 입력 신호 지연부는 딜레이 버퍼 및 멀티플렉서를 포함하는 것을 특징으로 하는 동시계수기
|
| 12 |
12
제 1 항에 있어서,상기 동시발생 신호 생성기는 멀티플렉서를 포함하는 것을 특징으로 하는 동시계수기
|
| 13 |
13
제 1 항에 있어서,상기 동시발생 신호 생성기는 AND 게이트를 포함하며, 상기 펄스 폭 제어부의 출력 신호는 상기 AND 게이트로 직접 입력되는 것을 특징으로 하는 동시계수기
|
| 14 |
14
제 1 입력 신호에 포함된 펄스의 폭을 제어하는 단계;폭이 제어된 상기 제 1 입력 신호에 포함된 펄스와 제 2 입력 신호에 포함된 펄스의 동시발생을 나타내는 신호를 생성하는 단계; 및생성된 상기 동시발생을 나타내는 신호에 포함된 펄스의 수를 카운트하는 단계;를 포함하되,상기 제 1 입력 신호에 포함된 펄스의 폭을 제어하는 단계는 상기 제 1 입력 신호에 포함된 펄스의 상승 엣지를 검출하여 제 1 상승 엣지 검출 신호를 출력하는 단계를 포함하는 것을 특징으로 하는 동시발생 계수 방법
|
| 15 |
15
제 14 항에 있어서,상기 제 1 입력 신호에 포함된 펄스의 폭을 제어하는 단계는,상기 제 1 입력 신호에 포함된 펄스의 폭과 관련된 사용자 입력을 수신하는 단계; 및수신된 상기 사용자 입력에 따라 상기 제 1 입력 신호에 포함된 펄스의 폭을 제어하는 단계;를 포함하는 것을 특징으로 하는 동시발생 계수 방법
|
| 16 |
16
제 14 항에 있어서,상기 제 1 입력 신호에 포함된 펄스의 폭을 제어하는 단계는 상기 제 1 상승 엣지 검출 신호를 지연시킴으로써 제 2 상승 엣지 검출 신호를 출력하는 단계를 더 포함하는 것을 특징으로 하는 동시발생 계수 방법
|
| 17 |
17
제 16 항에 있어서,상기 제 1 상승 엣지 검출 신호를 지연시킴으로써 제 2 상승 엣지 검출 신호를 출력하는 단계는, 상기 제 1 상승 엣지 검출 신호에 포함된 펄스의 폭보다 짧은 시간만큼 상기 제 1 상승 엣지 검출 신호를 지연시키는 것을 특징으로 하는 동시발생 계수 방법
|
| 18 |
18
제 16 항에 있어서,상기 제 1 입력 신호에 포함된 펄스의 폭을 제어하는 단계는, 상기 제 1 상승 엣지 검출 신호와 상기 제 2 상승 엣지 검출 신호에 EX-OR 연산을 수행하는 단계를 더 포함하는 것을 특징으로 하는 동시발생 계수 방법
|
| 19 |
19
제 14 항에 있어서,상기 제 1 입력 신호에 포함된 펄스의 폭을 제어하는 단계 전에,상기 제 1 입력 신호를 소정의 시간만큼 지연시키는 단계를 더 포함하는 것을 특징으로 하는 동시발생 계수 방법
|
| 20 |
20
제 19 항에 있어서,상기 제 1 입력 신호를 소정의 시간만큼 지연시키는 단계는,상기 소정의 시간에 대한 사용자 입력을 수신하는 단계; 및상기 사용자 입력에 따라 상기 제 1 입력 신호를 지연시키는 단계;를 포함하는 것을 특징으로 하는 동시발생 계수 방법
|
