| 1 |
1
디지털 값을 생성하는 장치로서, 복수의 단위셀을 포함하는 식별값 생성부, 그리고 상기 복수의 단위셀의 출력 값을 이용하여 복수 비트의 식별값을 출력하는 식별값 인출부를 포함하고, 상기 복수의 단위셀 각각은 동일 층에 형성된 제1 상부 전극과 제2 상부 전극을 포함하는 식별값 생성 소자를 포함하고, 상기 제1 상부 전극과 상기 제2 상부 전극의 전기적 연결 또는 차단에 따라서 상기 출력 값을 결정하며, 상기 전기적 연결 또는 차단은 상기 제1 상부 전극과 상기 제2 상부 전극의 하부에 식각을 통해 형성되는 비아 홀간의 식각 깊이 단차에 의해서 결정되는 디지털 값 생성 장치
|
| 2 |
2
제1항에서, 상기 식별값 생성 소자는 기판 위에 형성되는 제1 절연막, 상기 제1 절연막 위에 형성되는 제2 하부 전극, 상기 제2 하부 전극 위에 형성되는 제2 절연막, 상기 제2 절연막 위에 형성되는 제1 하부 전극, 상기 제1 하부 전극 위에 형성되는 제3 절연막, 상기 제3 절연막의 하부로 식각 공정을 통해 각각 설정된 깊이로 형성되는 제1 비아 홀 및 제2 비아 홀, 상기 제1 비아홀 및 제2 비아 홀에 각각 도체를 채워 형성되는 제1 비아와 제2 비아, 그리고 상기 제1 비아와 상기 제2 비아 위에 형성되는 상기 제1 상부 전극 및 상기 제2 상부 전극을 포함하는 디지털 값 생성 장치
|
| 3 |
3
제2항에서, 상기 제1 비아 홀과 상기 제2 비아 홀은 상기 식각 공정을 통해서 서로 다른 깊이로 형성되는 디지털 값 생성 장치
|
| 4 |
4
제3항에서, 상기 제1 비아와 상기 제2 비아가 모두 상기 제1 하부 전극 또는 상기 제2 하부 전극의 서로 다른 위치에 도달하는 경우 상기 제1 상부 전극과 상기 제2 상부 전극은 전기적으로 연결되고, 상기 제1 비아와 상기 제2 비아 중 하나의 비아만이 상기 제1 하부 전극 또는 상기 제2 하부 전극에 도달하는 경우 상기 제1 상부 전극과 상기 제2 상부 전극은 전기적으로 차단되는 디지털 값 생성 장치
|
| 5 |
5
제4항에서, 상기 복수의 단위셀의 일부는 상기 제1 상부 전극과 상기 제2 상부 전극이 전기적으로 연결되는 식별값 생성 소자를 포함하고, 상기 복수의 단위셀의 나머지 일부는 상기 제1 상부 전극과 상기 제2 상부 전극이 전기적으로 차단되는 식별값 생성 소자를 포함하는 디지털 값 생성 장치
|
| 6 |
6
제3항에서, 상기 복수의 단위셀 각각은 제1 전압을 공급하는 제1 전압원과 상기 제1 전압보다 낮은 제2 전압을 공급하는 제2 전압원 사이에 연결되는 상기 식별값 생성 소자, 그리고 상기 식별값 생성 소자의 상기 전기적 연결 또는 차단에 따라서 상기 출력 값으로 0 또는 1을 출력하는 출력 노드를 포함하는 디지털 값 생성 장치
|
| 7 |
7
제6항에서, 상기 복수의 단위셀 각각은 상기 제2 전압원과 상기 식별값 생성 소자 사이에 연결되는 저항을 더 포함하고, 상기 제1 상부 전극이 상기 제1 전압원에 연결되고, 상기 제2 상부 전극이 상기 저항에 연결되며, 상기 출력 노드가 상기 제2 상부 전극에 연결되는 디지털 값 생성 장치
|
| 8 |
8
제6항에서, 상기 복수의 단위셀 각각은 상기 제1 전압원과 상기 식별값 생성 소자 사이에 연결되는 저항을 더 포함하고, 상기 제1 상부 전극이 상기 저항에 연결되고, 상기 제2 상부 전극이 상기 제2 전압원에 연결되며, 상기 출력 노드가 상기 제1 상부 전극에 연결되는 디지털 값 생성 장치
|
| 9 |
9
제3항에서, 상기 복수의 단위셀 각각은 상기 식별값 생성 소자를 커패시터로 사용하여 상기 출력 값으로 구형파 주파수를 출력하는 발진 회로를 포함하는 디지털 값 생성 장치
|
| 10 |
10
제9항에서, 상기 식별값 인출부는 상기 복수의 단위셀 각각으로부터 출력되는 구형파 주파수를 원하는 시점에서 각각 샘플링하여 복수의 이진 디지털 값을 출력하는 샘플링부, 그리고 상기 복수의 이진 디지털 값으로부터 상기 복수 비트의 식별값을 출력하는 출력부를 포함하는 디지털 값 생성 장치
|
| 11 |
11
제10항에서, 상기 샘플링부는 상기 복수의 단위셀 각각으로부터 출력되는 구형파 주파수를 입력으로 받고, 클럭 신호가 인가되었을 때의 구형파 주파수의 값으로부터 0 또는 1을 출력하는 복수의 D 플립플롭을 포함하는 디지털 값 생성 장치
|
| 12 |
12
제9항에서, 상기 복수의 단위셀의 적어도 일부의 식별값 생성 소자들의 상기 제1 비아의 깊이는 서로 다른 디지털 값 생성 장치
|
| 13 |
13
디지털 값을 생성하는 장치로서, 각각 복수의 단위셀을 포함하며, 상기 복수의 단위셀의 출력 값을 이용하여 복수 비트의 식별값을 출력하는 복수의 식별값 처리부, 그리고 상기 복수의 식별값 처리부로부터 각각 출력되는 복수의 식별값을 이용하여 진성난수를 추출하고, 추출된 상기 진성난수를 출력하는 진성난수 추출부를 포함하고,상기 복수의 단위셀 각각은 동일 층에 형성된 제1 상부 전극과 제2 상부 전극을 포함하는 식별값 생성 소자를 포함하고, 상기 제1 상부 전극과 상기 제2 상부 전극의 전기적 연결 또는 차단에 따라서 상기 출력 값을 결정하며, 상기 전기적 연결 또는 차단은 상기 제1 상부 전극과 상기 제2 상부 전극의 하부에 식각을 통해 형성되는 비아 홀간의 식각 깊이 단차에 의해서 결정되는 디지털 값 생성 장치
|
| 14 |
14
제13항에서, 상기 식별값 생성 소자는 기판 위에 형성되는 제1 절연막, 상기 제2 절연막 위에 형성되는 제2 하부 전극, 상기 제2 하부 전극 위에 형성되는 제2 절연막, 상기 제2 절연막 위에 형성되는 제1 하부 전극, 상기 제1 하부 전극 위에 형성되는 제3 절연막, 상기 제3 절연막의 하부로 식각 공정을 통해 각각 설정된 깊이로 형성되는 제1 비아 홀과 제2 비아 홀, 상기 제1 비아 홀과 상기 제2 비아 홀에 각각 도체를 채워 형성되는 제1 비아와 제2 비아, 그리고 상기 제1 비아와 상기 제2 비아 위에 형성되는 상기 제1 상부 전극 및 상기 제2 상부 전극을 포함하는 디지털 값 생성 장치
|
| 15 |
15
제14항에서, 상기 제1 비아 홀과 상기 제2 비아 홀은 상기 식각 공정을 통해서 서로 다른 깊이로 형성되는 디지털 값 생성 장치
|
| 16 |
16
제15항에서, 상기 복수의 단위셀의 일부는 상기 제1 상부 전극과 상기 제2 상부 전극이 전기적으로 연결되는 식별값 생성 소자를 포함하고, 상기 복수의 단위셀의 나머지 일부는 상기 제1 상부 전극과 상기 제2 상부 전극이 전기적으로 차단되는 식별값 생성 소자를 포함하는 디지털 값 생성 장치
|
| 17 |
17
제15항에서, 상기 복수의 단위셀의 적어도 일부의 식별값 생성 소자들의 상기 제1 비아와 상기 제2 비아간 깊이 단차가 서로 다르거나, 상기 복수의 단위셀의 적어도 일부의 식별값 생성 소자들의 상기 제1 비아의 깊이가 서로 다른 디지털 값 생성 장치
|
| 18 |
18
디지털 값 생성 장치에서 디지털 값을 생성하는 방법으로서, 식별값 생성 소자를 각각 포함하는 복수의 단위셀을 이용하여 복수의 출력 값을 생성하는 단계, 그리고 상기 복수의 출력 값을 이용하여 복수 비트의 식별값을 출력하는 단계를 포함하고, 상기 식별값 생성 소자는 기판 위에 형성되는 제1 절연막, 상기 제2 절연막 위에 형성되는 제2 하부 전극, 상기 제2 하부 전극 위에 형성되는 제2 절연막, 상기 제2 절연막 위에 형성되는 제1 하부 전극, 상기 제1 하부 전극 위에 형성되는 제3 절연막, 상기 제3 절연막의 하부로 식각 공정을 통해서 각각 설정된 깊이로 형성되는 제1 비아 홀과 제2 비아 홀, 상기 제1 비아 홀 및 상기 제2 비아 홀에 각각 도체를 채워 형성되는 제1 비아와 제2 비아, 그리고 상기 제1 비아와 상기 제2 비아 위에 형성되는 상기 제1 상부 전극 및 상기 제2 상부 전극을 포함하는 디지털 값 생성 방법
|
| 19 |
19
제18항에서, 상기 생성하는 단계는 상기 제1 비아와 상기 제2 비아를 통해서 상기 제1 상부 전극과 상기 제2 상부 전극이 전기적으로 연결 또는 차단되는지에 따라서 상기 출력 값을 0 또는 1로 생성하는 단계를 포함하며, 상기 제1 비아 홀과 상기 제2 비아 홀은 상기 식각 공정을 통해서 서로 다른 깊이로 형성되는 디지털 값 생성 방법
|
| 20 |
20
제18항에서, 상기 생성하는 단계는 상기 식별값 생성 소자를 커패시터로 사용하여 상기 출력 값으로 구형파 주파수를 생성하는 단계를 포함하고, 상기 출력하는 단계는 상기 복수의 단위셀 각각으로부터 출력되는 구형파 주파수를 원하는 시점에서 각각 샘플링하여 복수의 이진 디지털 값을 생성하는 단계, 그리고 상기 복수의 이진 디지털 값으로부터 상기 복수 비트의 식별값을 출력하는 단계를 포함하며, 상기 제1 비아 홀과 상기 제2 비아 홀은 상기 식각 공정을 통해서 서로 다른 깊이로 형성되는 디지털 값 생성 방법
|
