| 1 |
1
전력 증폭기에 있어서, 복수의 제1 트랜지스터를 포함하며 입력단을 통해 상기 복수의 제1 트랜지스터의 제1 전극에 인가되는 전압을 증폭시켜 상기 복수의 트랜지스터의 제2 전극을 통해 출력하는 전력 증폭부, 상기 복수의 제1 트랜지스터의 동작점을 각각 결정하기 위한 바이어스 전압을 생성하여 상기 복수의 제1 트랜지스터의 제1 전극에 각각 인가하는 복수의 바이어스 회로, 그리고 입력단을 통해 입력되는 전압을 각각 임피던스 매칭시킨 후, 상기 복수의 제1 트랜지스터의 제1 전극으로 각각 출력하는 복수의 입력 임피던스 매칭부를 포함하며, 상기 복수의 바이어스 회로는 각각 서로 완전히 분리된 구조를 가지며, 각각 서로 다르게 구성되어, 상기 복수의 제1 트랜지스터가 서로 다른 동작점에서 동작하도록 하는 전력 증폭기
|
| 2 |
2
제1항에서,상기 복수의 제1 트랜지스터의 제2 전극을 통해 출력되는 신호를 결합하고, 결합된 신호를 임피던스 정합시켜 출력하는 출력 임피던스 매칭부를 더 포함하는 전력 증폭기
|
| 3 |
3
삭제
|
| 4 |
4
삭제
|
| 5 |
5
제1항에서,상기 복수의 바이어스 회로 중 적어도 하나의 바이어스 회로는 제1 전극 및 제2 전극이 각각 전압원과 접지단에 연결되어 있는 제2 트랜지스터, 상기 제2 트랜지스터의 제1 전극과 상기 전압원 사이에 연결되어 있는 제1 저항, 제1 전극 및 제2 전극이 각각 상기 전압원과 상기 접지단에 연결되어 있고, 제어 전극이 상기 제2 트랜지스터의 제1 전극에 연결되어 있는 제3 트랜지스터, 그리고 제1 전극 및 제2 전극이 각각 상기 전압원과 대응하는 제1 트랜지스터의 제1 전극에 연결되어 있고, 제어 전극이 상기 제2 트랜지스터의 제1 전극에 연결되어 있는 제4 트랜지스터를 포함하는 전력 증폭기
|
| 6 |
6
제5항에서,상기 적어도 하나의 바이어스 회로는 상기 제3 트랜지스터의 제2 전극과 상기 접지단 사이에 연결되어 있는 제2 저항을 더 포함하고, 상기 제2 트랜지스터의 제어 전극이 제2 저항의 일단에 연결되어 있는 전력 증폭기
|
| 7 |
7
제1항에서, 상기 복수의 바이어스 회로 중 적어도 하나의 바이어스 회로는 전압원과 접지단 사이에 다이오드 형태로 각각 연결된 제2 및 제3 트랜지스터, 상기 전압원과 상기 제2 트랜지스터의 제어 전극 사이에 연결되어 있는 저항, 상기 제2 트랜지스터의 제어 전극과 상기 접지단 사이에 연결되어 있는 커패시터, 그리고 제어 전극이 상기 제2 트랜지스터의 제어 전극에 연결되어 있고, 제1 전극 및 제2 전극이 각각 상기 전압원과 대응하는 제1 트랜지스터의 제1 전극에 연결되어 있는 제4 트랜지스터를 포함하는 전력 증폭기
|
