| 1 |
1
입력 클럭의 주파수와 출력 클럭의 주파수 사이의 비율을 나타내는 주파수 비율값을 이용하여 상기 입력 클럭으로부터 상기 출력 클럭을 생성하는 직접 디지털 주파수 합성기로서,상기 주파수 비율값을 입력받아서 상기 주파수 비율값의 정수 부분과 상기 주파수 비율값의 소수 부분을 출력하되 디더링된 결과를 출력하는 디바이더 머지드 델타 시그마 모듈레이터(10);상기 정수 부분을 이용하여 상기 입력 클럭으로부터 상기 입력 클럭이 상기 정수 부분에 해당하는 만큼 분주된 중간 클럭을 생성하는 인티저 디바이더(20);상기 소수 부분을 이용하여 상기 중간 클럭으로부터 상기 출력 클럭을 생성하되, 상기 중간 클럭의 에지가 상기 소수 부분에 대응하는 만큼 쉬프트되도록 생성하는 프랙셔널 디바이더(30);를 포함하는 것을 특징으로 하는 직접 디지털 주파수 합성기
|
| 2 |
2
청구항 1에 있어서,상기 프랙셔널 디바이더(30)는,상기 중간 클럭으로부터 상기 중간 클럭이 다중 위상을 가지도록 쉬프트된 다중 위상 클럭들을 생성하는 다중 위상 생성기(31);상기 소수 부분을 이용하여 상기 다중 위상 클럭들중에서 하나를 선택함으로써 상기 출력 클럭을 생성하는 위상 선택기(32);를 포함하는 것을 특징으로 하는 직접 디지털 주파수 합성기
|
| 3 |
3
청구항 2에 있어서,상기 입력 클럭이 다중 위상을 가지도록 쉬프트된 2 이상의 다중 위상 입력 클럭들을 인터폴레이션하여 인터폴레이션 클럭들을 생성하는 위상 인터폴레이터(40)를 더 포함하며,상기 다중 위상 생성기(31)는,상기 중간 클럭으로부터 상기 다중 위상 클럭들을 생성함에 있어서, 상기 인터폴레이션 클럭들에 얼라인하여 생성하는 것을 특징으로 하는 직접 디지털 주파수 합성기
|
| 4 |
4
청구항 2에 있어서,상기 위상 선택기(32)가 상기 소수 부분을 이용하여 상기 다중 위상 클럭들중에서 하나를 선택하는 타이밍으로부터, 상기 다중 위상 생성기(31)가 다중 위상 클럭들을 생성하는 타이밍 사이에는 스위칭 마진이 삽입되는 것을 특징으로 하는 직접 디지털 주파수 합성기
|
| 5 |
5
청구항 1에 있어서,상기 인티저 디바이더(20)는,상기 입력 클럭을 2 또는 3으로 분주하여 프리 디바이드 클럭을 생성하는 2/3 프리 디바이더(21);카운터 기반으로 상기 정수 부분의 값을 2로 나눈 값으로 상기 프리 디바이드 클럭을 분주하여 상기 중간 클럭을 생성하는 카운터형 디바이더(22);를 포함하는 것을 특징으로 하는 직접 디지털 주파수 합성기
|
| 6 |
6
청구항 1에 있어서,상기 직접 디지털 주파수 합성기는,디스플레이포트 수신단의 비디오 클럭을 생성하는 데 이용되는 것을 특징으로 하는 직접 디지털 주파수 합성기
|
| 7 |
7
청구항 6에 있어서,상기 주파수 비율값은 디스플레이포트의 M값 및 N값이며,상기 입력 클럭은 상기 수신단에서 복원된 링크 심볼 클럭인 것을 특징으로 하는 직접 디지털 주파수 합성기
|
| 8 |
8
입력 클럭의 주파수와 출력 클럭의 주파수 사이의 비율을 나타내는 주파수 비율값을 이용하여 상기 입력 클럭으로부터 상기 출력 클럭을 생성하는 직접 디지털 주파수 합성기에서 실행되는, 상기 직접 디지털 주파수 합성기를 이용한 클럭 생성방법으로서,상기 주파수 비율값을 입력받아서 상기 주파수 비율값의 정수 부분과 상기 주파수 비율값의 소수 부분을 동시에 또는 서로 다른 시점에 출력하되 디더링된 결과를 출력하는 제 1 단계;상기 정수 부분을 이용하여 상기 입력 클럭으로부터 상기 입력 클럭이 상기 정수 부분에 해당하는 만큼 분주된 중간 클럭을 생성하는 제 2 단계;상기 소수 부분을 이용하여 상기 중간 클럭으로부터 상기 출력 클럭을 생성하되, 상기 중간 클럭의 에지가 상기 소수 부분에 대응하는 만큼 쉬프트되도록 생성하는 제 3 단계;를 포함하는 것을 특징으로 하는 직접 디지털 주파수 합성기를 이용한 클럭 생성방법
|
| 9 |
9
청구항 8에 있어서,상기 제 3 단계는,상기 중간 클럭으로부터 상기 중간 클럭이 다중 위상을 가지도록 쉬프트된 다중 위상 클럭들을 생성하는 제 3-1 단계;상기 소수 부분을 이용하여 상기 다중 위상 클럭들중에서 하나를 선택함으로써 상기 출력 클럭을 생성하는 제 3-2 단계;를 포함하는 것을 특징으로 하는 직접 디지털 주파수 합성기를 이용한 클럭 생성방법
|
| 10 |
10
청구항 9에 있어서,상기 입력 클럭이 다중 위상을 가지도록 쉬프트된 2 이상의 다중 위상 입력 클럭들을 인터폴레이션하여 인터폴레이션 클럭들을 생성하는 제 4 단계를 더 포함하며,상기 제 3-1 단계에서는,상기 중간 클럭으로부터 상기 다중 위상 클럭들을 생성함에 있어서, 상기 인터폴레이션 클럭들에 얼라인하여 생성하는 것을 특징으로 하는 직접 디지털 주파수 합성기를 이용한 클럭 생성방법
|
| 11 |
11
청구항 9에 있어서,상기 소수 부분에 의해 상기 다중 위상 클럭들중에서 하나가 선택되는 타이밍으로부터, 상기 다중 위상 클럭들을 생성하는 타이밍 사이에는 스위칭 마진이 삽입되는 것을 특징으로 하는 직접 디지털 주파수 합성기를 이용한 클럭 생성방법
|
| 12 |
12
청구항 8에 있어서,상기 제 2 단계는,상기 입력 클럭을 2 또는 3으로 분주하여 프리 디바이드 클럭을 생성하는 제 2-1 단계;카운터 기반으로 상기 정수 부분을 2로 나눈 값으로 상기 프리 디바이드 클럭을 분주하여 상기 중간 클럭을 생성하는 제 2-2 단계;를 포함하는 것을 특징으로 하는 직접 디지털 주파수 합성기를 이용한 클럭 생성방법
|
| 13 |
13
청구항 8에 있어서,상기 직접 디지털 주파수 합성기는 디스플레이포트 수신단의 비디오 클럭을 생성하는 데 이용되는 것을 특징으로 하는 직접 디지털 주파수 합성기를 이용한 클럭 생성방법
|
| 14 |
14
청구항 13에 있어서,상기 주파수 비율값은 디스플레이포트의 M값 및 N값이며,상기 입력 클럭은 상기 수신단에서 복원된 링크 심볼 클럭인 것을 특징으로 하는 직접 디지털 주파수 합성기를 이용한 클럭 생성방법
|
