| 1 |
1
입력 신호를 제공받고 상기 입력 신호를 반전하여 유지(latch-up)하는 t 래치(toggle latch);상기 입력 신호를 제공 받고, 미리 정해진 시간동안 지연한 후, 상기 입력 신호를 반전하여 출력하는 지연 반전 회로 및상기 t 래치의 출력 신호의 논리 상태와 상기 지연 반전 회로의 출력 신호의 논리 상태가 서로 상이할 때와 서로 동일할 때 다른 출력을 제공하는 신호 비교 회로를 포함하는 리셋 가능한 t 래치 회로
|
| 2 |
2
제1항에 있어서, 상기 t 래치는, 상기 입력 신호가 최초 논리 로우(low) 상태에서 논리 하이(high) 상태로 전환될 때 출력이 전환되어 고정되는 리셋 가능한 t 래치 회로
|
| 3 |
3
제1항에 있어서, 상기 t 래치의 전환되어 고정되는 출력은 논리 하이 상태인 리셋 가능한 t 래치 회로
|
| 4 |
4
제1항에 있어서, 상기 지연 반전 회로는, 상기 입력 신호를 미리 설정된 시간동안 지연하고, 반전하여 출력하는 지연 선로(delay line)와,상기 입력 신호와 상기 지연 선로의 출력을 입력받는 AND 게이트를 포함하는 리셋 가능한 t 래치 회로
|
| 5 |
5
제1항에 있어서, 상기 지연 반전 회로는, 상기 입력 신호를 미리 설정된 시간동안 지연하고, 반전하여 출력하는 지연 선로(delay line)와,상기 입력 신호와 상기 지연 선로의 출력을 입력받는 NAND 게이트를 포함하는 리셋 가능한 t 래치 회로
|
| 6 |
6
제4항 및 제5항 중 어느 한 항에 있어서, 상기 지연 선로는, 홀수개의 반전기(inverter)가 캐스케이드되어 연결된 리셋 가능한 t 래치 회로
|
| 7 |
7
제5항에 있어서, 상기 지연 반전 회로는,상기 NAND 게이트의 출력을 지연하고 반전하여 출력하는 복수개의 인버터를 더 포함하는 리셋 가능한 t 래치 회로
|
| 8 |
8
제1항에 있어서, 상기 신호 비교 회로는 XOR 게이트를 포함하는 리셋 가능한 t 래치 회로
|
