| 1 |
1
기판;상기 기판 상에 적층되는 n형 반도체층, 활성층 및 p형 반도체층을 포함하고, 2차원적으로 분리 배열되어 제공되는 복수 개의 단위 반도체 적층 구조물;상기 p형 반도체층 상에 제공되는 p형 전극;상기 활성층 및 p형 반도체층을 관통하는 제1 비아홀에 의하여 노출되는 상기 n형 반도체층 상에 제공되는 n형 전극;상기 제1 비아홀의 내부면에 제공되는 절연막;상기 p형 전극 상에 제공되는 제1 층간 절연층;상기 n형 전극과 전기적으로 연결되고, 상기 제1 층간 절연층 상에 제공되는 n형 전극 패드;상기 n형 전극 패드 상에 제공되는 제2 층간 절연층; 및상기 p형 전극과 전기적으로 연결되고, 상기 제2 층간 절연층 상에 제공되는 p형 전극 패드;를 포함하고,상기 n형 전극과 n형 전극 패드는 상기 제1 비아홀을 도전성 물질로 충진하여 형성되는 n형 플러그에 의하여 연결되고,상기 n형 플러그의 하단의 단면적은 상기 n형 전극의 상단의 단면적보다 큰 마이크로 어레이 발광 다이오드
|
| 2 |
2
청구항 1에 있어서,상기 n형 전극은 상기 절연막을 관통하는 제2 비아홀을 도전성 물질로 충진하여 형성되는 마이크로 어레이 발광 다이오드
|
| 3 |
3
청구항 2에 있어서,상기 제2 비아홀은 상기 n형 반도체층의 내부로 연장되는 마이크로 어레이 발광 다이오드
|
| 4 |
4
청구항 1에 있어서,상기 n형 전극은 상기 단위 반도체 적층 구조물의 중심부에 배치되는 마이크로 어레이 발광 다이오드
|
| 5 |
5
기판;상기 기판 상에 적층되는 n형 반도체층, 활성층 및 p형 반도체층을 포함하고, 2차원적으로 분리 배열되어 제공되는 복수 개의 단위 반도체 적층 구조물;상기 p형 반도체층 상에 제공되는 p형 전극;상기 활성층 및 p형 반도체층을 관통하는 제1 비아홀에 의하여 노출되는 상기 n형 반도체층 상에 제공되는 n형 전극; 및상기 제1 비아홀의 내부면에 제공되는 절연막;을 포함하고,상기 n형 전극의 상면으로부터 상기 절연막의 표면을 따라 연장되는 n형 보조 전극;을 더 포함하는 마이크로 어레이 발광 다이오드
|
| 6 |
6
삭제
|
| 7 |
7
삭제
|
| 8 |
8
청구항 1에 있어서,상기 n형 전극 패드는 상기 제1 층간 절연층 상에서 연장되어, 상기 복수 개의 단위 반도체 적층 구조물에 각각 포함되는 n형 전극을 서로 전기적으로 연결하고,상기 n형 전극 패드와 연결되어, 상기 복수 개의 단위 반도체 적층 구조물의 외측에 제공되는 n형 공통 패드;를 더 포함하는 마이크로 어레이 발광 다이오드
|
| 9 |
9
청구항 1에 있어서,상기 p형 전극 패드는 상기 단위 반도체 적층 구조물에 포함되는 p형 전극마다 개별적으로 제공되는 마이크로 어레이 발광 다이오드
|
| 10 |
10
청구항 1에 있어서,상기 p형 전극은 상기 활성층으로부터 방출되는 광을 반사하는 마이크로 어레이 발광 다이오드
|
| 11 |
11
청구항 1 내지 청구항 5 및 청구항 8 내지 청구항 10 중 어느 하나의 마이크로 어레이 발광 다이오드; 및전원을 인가하기 위한 전원 단자와 복수 개의 트랜지스터가 실장되는 회로 기판;을 포함하고,상기 복수 개의 단위 반도체 적층 구조물에 각각 포함되는 n형 전극은 상기 전원 단자에 공통적으로 접속되고,상기 복수 개의 단위 반도체 적층 구조물에 각각 포함되는 p형 전극은 상기 복수 개의 트랜지스터에 각각 개별적으로 접속되는 발광 장치
|
| 12 |
12
기판 상에 n형 반도체층, 활성층 및 p형 반도체층을 적층하고, 2차원적으로 분리 배열되는 단위 반도체 적층 구조물을 형성하는 과정;상기 n형 반도체층이 노출되도록 상기 단위 반도체 적층 구조물에 제1 비아홀을 형성하는 과정;상기 제1 비아홀의 측벽에 절연막을 형성하는 과정;상기 노출된 n형 반도체층 상에 n형 전극을 형성하는 과정;상기 p형 반도체층 상에 p형 전극을 형성하는 과정;상기 p형 전극 상에 제1 층간 절연층을 형성하는 과정;상기 제1 층간 절연층 상에 상기 n형 전극과 전기적으로 연결되는 n형 전극 패드를 형성하는 과정;상기 제1 층간 절연층 상에 제2 층간 절연층을 형성하는 과정; 및상기 제2 층간 절연층 상에 상기 p형 전극과 전기적으로 연결되는 p형 전극 패드를 형성하는 과정;을 포함하고,상기 n형 전극과 n형 전극 패드는 상기 제1 비아홀을 도전성 물질로 충진하여 형성되는 n형 플러그에 의하여 연결되고,상기 n형 플러그의 하단의 단면적은 상기 n형 전극의 상단의 단면적보다 큰 마이크로 어레이 발광 다이오드의 제조 방법
|
| 13 |
13
청구항 12에 있어서,상기 절연막을 형성하는 과정은,상기 제1 비아홀의 내부면에 절연막 패턴을 형성하는 과정; 및상기 절연막 패턴의 하면을 관통하여 제2 비아홀을 형성하는 과정;을 포함하고,상기 n형 전극을 형성하는 과정은,상기 제2 비아홀을 도전성 물질로 충진하여 이루어지는 마이크로 어레이 발광 다이오드의 제조 방법
|
| 14 |
14
청구항 13에 있어서,상기 제2 비아홀을 형성하는 과정은,상기 제2 비아홀이 상기 절연막 패턴을 관통하여 상기 n형 반도체층의 소정 깊이까지 연장되도록 형성하는 마이크로 어레이 발광 다이오드의 제조 방법
|
| 15 |
15
청구항 13에 있어서,상기 제2 비아홀을 형성하는 과정은,상기 제1 비아홀보다 작은 평균 단면적을 가지도록 상기 제2 비아홀을 형성하는 마이크로 어레이 발광 다이오드의 제조 방법
|
| 16 |
16
청구항 13에 있어서,상기 제2 비아홀을 형성하는 과정은,상기 절연막 패턴의 하면에 선택적으로 레이저를 조사하여 이루어지는 마이크로 어레이 발광 다이오드의 제조 방법
|
| 17 |
17
삭제
|
| 18 |
18
청구항 12에 있어서,상기 n형 전극 패드와 연결되도록 상기 복수 개의 단위 반도체 적층 구조물의 외측에 n형 공통 패드를 형성하는 과정;을 더 포함하고,상기 n형 전극 패드를 형성하는 과정은,상기 복수 개의 단위 반도체 적층 구조물에 각각 포함되는 n형 전극을 서로 전기적으로 연결하도록 상기 n형 전극 패드를 연장하여 형성하는 마이크로 어레이 발광 다이오드의 제조 방법
|
| 19 |
19
청구항 12에 있어서,상기 p형 전극 패드를 형성하는 과정은,상기 단위 반도체 적층 구조물에 포함되는 p형 전극마다 개별적으로 연결되도록 상기 p형 전극 패드를 복수 개로 형성하는 마이크로 어레이 발광 다이오드의 제조 방법
|
| 20 |
20
청구항 12 내지 청구항 16, 청구항 18 및 청구항 19 중 어느 하나의 방법으로 제조되는 마이크로 어레이 발광 다이오드를 마련하는 과정;전원을 인가하기 위한 전원 단자와 복수 개의 트랜지스터가 실장되는 회로 기판을 마련하는 과정;상기 복수 개의 단위 반도체 적층 구조물에 각각 포함되는 n형 전극을 상기 전원 단자에 공통적으로 접속시키는 과정; 및상기 복수 개의 단위 반도체 적층 구조물에 각각 포함되는 p형 전극을 상기 복수 개의 트랜지스터에 각각 개별적으로 접속시키는 과정;을 포함하는 발광 장치의 제조 방법
|
