1 |
1
입력 신호를 증폭하여 출력하는 제 1 증폭부;상기 입력 신호를 증폭하여 출력하는 제 2 증폭부; 및상기 제 1 증폭부의 출력 및 상기 제 2 증폭부의 출력을 입력받아 디지털 신호를 출력하는 제 1 아날로그 디지털 변환기를 포함하되, 상기 디지털 신호는 상기 입력 신호를 증폭비에 따라 증폭한 신호에 대응하고, 상기 증폭비는 상기 제 1 증폭부의 제 1 증폭비와 상기 제 2 증폭부의 제 2 증폭비의 조합으로 결정되는 아날로그 디지털 변환 장치
|
2 |
2
청구항 1에 있어서, 상기 제 1 증폭비는 상기 제 2 증폭비와 동일하며 상기 증폭비는 상기 제 1 증폭비와 동일한 아날로그 디지털 변환 장치
|
3 |
3
청구항 1에 있어서, 상기 입력 신호를 증폭하는 제 3 증폭부; 및상기 제 3 증폭부의 출력을 디지털 값으로 변환하는 제 2 아날로그 디지털 변환기를 더 포함하되,상기 제 1 아날로그 디지털 변환기는 상기 제 1 증폭부의 출력, 상기 제 2 증폭부의 출력 및 상기 제 2 아날로그 디지털 변환기의 출력을 입력받아 상기 디지털 신호를 출력하고, 상기 증폭비는 상기 제 1 증폭비와 상기 제 2 증폭비와 상기 제 3 증폭부의 제 3 증폭비의 조합으로 결정되는 아날로그 디지털 변환 장치
|
4 |
4
청구항 3에 있어서, 상기 제 1 증폭비는 상기 제 2 증폭비와 상기 제 3 증폭비의 합과 동일하며 상기 증폭비는 상기 제 1 증폭비와 동일한 아날로그 디지털 변환 장치
|
5 |
5
청구항 1에 있어서, 상기 제 1 아날로그 디지털 변환기는 델타 시그마 변조 방식의 아날로그 디지털 변환기인 아날로그 디지털 변환 장치
|
6 |
6
청구항 1에 있어서, 상기 제 1 아날로그 디지털 변환기는제 1 연산부;상기 제 1 연산부의 출력을 필터링하는 루프 필터;상기 루프 필터의 출력과 상기 제 2 증폭부의 출력을 연산하는 제 2 연산부;상기 제 2 연산부의 출력을 디지털 값으로 변환하는 디지털 변환부;상기 디지털 변환부의 출력을 아날로그 값으로 변환하는 디지털 아날로그 변환기; 및상기 디지털 변환부의 출력에서 상기 디지털 신호를 생성하는 데시메이터를 포함하되, 상기 제 1 연산부는상기 제 1 증폭부의 출력과 상기 디지털 아날로그 변환기의 출력을 연산하는 아날로그 디지털 변환 장치
|
7 |
7
청구항 3에 있어서, 상기 제 1 아날로그 디지털 변환기는제 1 연산부;상기 제 1 연산부의 출력을 필터링하는 루프 필터;상기 루프 필터의 출력과 상기 제 2 증폭부의 출력을 연산하는 제 2 연산부;상기 제 2 연산부의 출력을 디지털 값으로 변환하는 디지털 변환부;상기 제 3 증폭부의 출력과 상기 디지털 변환부의 출력을 연산하여 디지털 값으로 변환하는 제 3 연산부;상기 제 3 연산부의 출력을 아날로그 값으로 변환하는 디지털 아날로그 변환기; 및상기 제 3 연산부의 출력에서 상기 디지털 신호를 생성하는 데시메이터를 포함하되, 상기 제 1 연산부는상기 제 1 증폭부의 출력과 상기 디지털 아날로그 변환기의 출력을 연산하는 아날로그 디지털 변환 장치
|
8 |
8
입력 신호를 증폭하여 출력하는 제 1 증폭부;상기 입력 신호를 증폭하여 출력하는 제 3 증폭부;상기 제 3 증폭부의 출력을 디지털 값으로 변환하는 제 2 아날로그 디지털 변환기; 및상기 제 1 증폭부의 출력 및 상기 제 2 아날로그 디지털 변환기의 출력을 입력받아 디지털 신호를 출력하는 제 1 아날로그 디지털 변환기를 포함하되,상기 디지털 신호는 상기 입력 신호를 증폭비에 따라 증폭한 신호에 대응하고, 상기 증폭비는 상기 제 1 증폭부의 제 1 증폭비와 상기 제 3 증폭부의 제 3 증폭비의 조합으로 결정되는 아날로그 디지털 변환 장치
|
9 |
9
청구항 8에 있어서, 상기 제 1 증폭비는 상기 제 3 증폭비와 동일하며 상기 증폭비는 상기 제 1 증폭비와 동일한 아날로그 디지털 변환 장치
|
10 |
10
청구항 8에 있어서, 상기 제 1 아날로그 디지털 변환기는제 1 연산부;상기 제 1 연산부의 출력을 필터링하는 루프 필터;상기 루프 필터의 출력을 디지털 값으로 변환하는 디지털 변환부;상기 제 3 증폭부의 출력과 상기 디지털 변환부의 출력을 연산하여 디지털 값으로 변환하는 제 3 연산부;상기 제 3 연산부의 출력을 아날로그 값으로 변환하는 디지털 아날로그 변환기; 및상기 제 3 연산부의 출력에서 상기 디지털 신호를 생성하는 데시메이터를 포함하되, 상기 제 1 연산부는상기 제 1 증폭부의 출력과 상기 디지털 아날로그 변환기의 출력을 연산하는 아날로그 디지털 변환 장치
|
11 |
11
삭제
|
12 |
12
제어 신호에 따라 입력 신호를 증폭하여 출력하거나 상기 입력 신호를 바이패스하여 출력하는 증폭기; 및상기 증폭기의 출력을 입력받아 디지털 신호를 출력하는 아날로그 디지털 변환 장치를 포함하되,상기 아날로그 디지털 변환 장치는 상기 증폭기의 출력을 증폭하여 출력하는 제 1 증폭부;상기 증폭기의 출력을 증폭하여 출력하는 제 2 증폭부; 및상기 제 1 증폭부의 출력 및 상기 제 2 증폭부의 출력을 입력받아 상기 디지털 신호를 출력하는 제 1 아날로그 디지털 변환기를 포함하고,상기 디지털 신호는 상기 증폭기의 출력을 증폭비에 따라 증폭한 신호에 대응하고, 상기 증폭비는 상기 제 1 증폭부의 제 1 증폭비와 상기 제 2 증폭부의 제 2 증폭비의 조합으로 결정되는 시스템
|
13 |
13
청구항 12에 있어서, 상기 제 1 증폭비는 상기 제 2 증폭비와 동일하며 상기 증폭비는 상기 제 1 증폭비와 동일한 시스템
|
14 |
14
청구항 12에 있어서, 상기 증폭기의 출력을 증폭하는 제 3 증폭부; 및상기 제 3 증폭부의 출력을 디지털 값으로 변환하는 제 2 아날로그 디지털 변환기를 더 포함하되,상기 제 1 아날로그 디지털 변환기는 상기 제 1 증폭부의 출력, 상기 제 2 증폭부의 출력 및 상기 제 2 아날로그 디지털 변환기의 출력을 입력받아 상기 디지털 신호를 출력하고, 상기 증폭비는 상기 제 1 증폭비와 상기 제 2 증폭비와 상기 제 3 증폭부의 제 3 증폭비의 조합으로 결정되는 시스템
|
15 |
15
청구항 14에 있어서, 상기 제 1 증폭비는 상기 제 2 증폭비와 상기 제 3 증폭비의 합과 동일하며 상기 증폭비는 상기 제 1 증폭비와 동일한 시스템
|
16 |
16
제어 신호에 따라 입력 신호를 증폭하여 출력하거나 상기 입력 신호를 바이패스하여 출력하는 증폭기; 및상기 증폭기의 출력을 입력받아 디지털 신호를 출력하는 아날로그 디지털 변환 장치를 포함하되,상기 아날로그 디지털 변환 장치는상기 증폭기의 출력을 증폭하여 출력하는 제 1 증폭부;상기 증폭기의 출력을 증폭하여 출력하는 제 3 증폭부; 및상기 제 3 증폭부의 출력을 디지털 값으로 변환하는 제 2 아날로그 디지털 변환기; 및 상기 제 1 증폭부의 출력 및 상기 제 2 아날로그 디지털 변환기의 출력을 입력받아 상기 디지털 신호를 출력하는 제 1 아날로그 디지털 변환기를 포함하고,상기 디지털 신호는 상기 증폭기의 출력을 증폭비에 따라 증폭한 신호에 대응하고, 상기 증폭비는 상기 제 1 증폭부의 제 1 증폭비와 상기 제 3 증폭부의 제 3 증폭비의 조합으로 결정되는 시스템
|
17 |
17
청구항 16에 있어서, 상기 제 1 증폭비는 상기 제 3 증폭비와 동일하며 상기 증폭비는 상기 제 1 증폭비와 동일한 시스템
|
18 |
18
청구항 12에 있어서, 상기 제 1 아날로그 디지털 변환기는제 1 연산부;상기 제 1 연산부의 출력을 필터링하는 루프 필터;상기 루프 필터의 출력과 상기 제 2 증폭부의 출력을 연산하는 제 2 연산부;상기 제 2 연산부의 출력을 디지털 값으로 변환하는 디지털 변환부;상기 디지털 변환부의 출력을 아날로그 값으로 변환하는 디지털 아날로그 변환기; 및상기 디지털 변환부의 출력에서 상기 디지털 신호를 생성하는 데시메이터를 포함하되, 상기 제 1 연산부는상기 제 1 증폭부의 출력과 상기 디지털 아날로그 변환기의 출력을 연산하는 시스템
|
19 |
19
청구항 14에 있어서, 상기 제 1 아날로그 디지털 변환기는제 1 연산부;상기 제 1 연산부의 출력을 필터링하는 루프 필터;상기 루프 필터의 출력과 상기 제 2 증폭부의 출력을 연산하는 제 2 연산부;상기 제 2 연산부의 출력을 디지털 값으로 변환하는 디지털 변환부;상기 제 3 증폭부의 출력과 상기 디지털 변환부의 출력을 연산하여 디지털 값으로 변환하는 제 3 연산부;상기 제 3 연산부의 출력을 아날로그 값으로 변환하는 디지털 아날로그 변환기; 및상기 제 3 연산부의 출력에서 상기 디지털 신호를 생성하는 데시메이터를 포함하되, 상기 제 1 연산부는상기 제 1 증폭부의 출력과 상기 디지털 아날로그 변환기의 출력을 연산하는 시스템
|
20 |
20
청구항 16에 있어서, 상기 제 1 아날로그 디지털 변환기는제 1 연산부;상기 제 1 연산부의 출력을 필터링하는 루프 필터;상기 루프 필터의 출력을 디지털 값으로 변환하는 디지털 변환부;상기 제 3 증폭부의 출력과 상기 디지털 변환부의 출력을 연산하여 디지털 값으로 변환하는 제 3 연산부;상기 제 3 연산부의 출력을 아날로그 값으로 변환하는 디지털 아날로그 변환기; 및상기 제 3 연산부의 출력에서 상기 디지털 신호를 생성하는 데시메이터를 포함하되, 상기 제 1 연산부는상기 제 1 증폭부의 출력과 상기 디지털 아날로그 변환기의 출력을 연산하는 시스템
|