| 1 |
1
RNN을 이용한 FPGA 비트스트림에서의 PIP 정보 역공학 방법에 있어서,PIP 정보 복구 모듈에서, PIP (Programmable Interconnect Points) 정보를 하나씩 바꿔가며 비트스트림 내의 변하는 비트오프셋을 파악하여, 부분적인 PIP 정보를 복구하는 PIP 정보 복구 단계; RNN 학습 모듈에서, FPGA 설계 데이터 파일인 XDL 파일에서 신호의 흐름단위로 묶여 있는 Net 정보를 추출하여 PIP 시퀀스를 연결하고, 상기 연결된 PIP 시퀀스를 회귀 신경망(RNN: Recurrent Neural Network)으로 학습하는 RNN 학습 단계; 및PIP 정보 역공학 모듈에서, RNN 학습 모델에 부분적으로 역공학된 PIP 정보를 입력으로 주어 상기 비트스트림에 나타나지 않는 PIP 정보를 역공학하는 PIP 정보 역공학 단계를 포함하는, PIP 정보 역공학 방법
|
| 2 |
2
삭제
|
| 3 |
3
삭제
|
| 4 |
4
제1 항에 있어서,상기 RNN 학습 모델은 입력 PIP들과 출력 PIP들 간에 입력 레이어(Input layer), 히든 레이어(Hidden layer), 출력 레이어(Output layer)가 배치되고,상기 히든 레이어의 히든 노드가 방향을 갖는 엣지로 연결된 순환 구조를 형성하는, PIP 정보 역공학 방법
|
| 5 |
5
제4 항에 있어서,상기 PIP 정보 역공학 단계에서,상기 부분적으로 복구된 PIP들의 시퀀스를 상기 입력 PIP들의 입력으로 주어, 상기 비트스트림에 나타나지 않는 PIP인 CLBLM_X41Y2 L_AQ -003e# SITE_LOGIC_OUTS0가 출력되는 것을 특징으로 하는, PIP 정보 역공학 방법
|
| 6 |
6
제4 항에 있어서,상기 PIP 정보 복구 단계 이후에, 상기 부분적으로 복구된 PIP 정보를 이용하여 부분 역공학된 PIP 정보를 획득하고,상기 입력 PIP들과 상기 출력 PIP들 간에 상기 입력 레이어, 상기 히든 레이어, 상기 출력 레이어를 갖는 상기 RNN 학습 모델을 생성하고,상기 비트오프셋의 개수가 일정 개수 이상이면 입력 레이어 개수, 출력 레이어의 개수 및 히든 레이어의 개수를 증가시키는 것을 특징으로 하는, PIP 정보 역공학 방법
|
| 7 |
7
제6 항에 있어서,상기 RNN 학습 단계에서, 상기 설계 데이터 파일인 XDL 파일에서 신호의 흐름단위로 묶여 있는 Net 정보를 추출하여 상기 PIP 시퀀스를 연결하고, 상기 연결된 PIP 시퀀스를 RNN으로 학습하고,상기 PIP 정보 역공학 단계에서,상기 PIP 시퀀스를 상기 RNN 학습 모델의 상기 입력 PIP들의 입력으로 주어, 상기 비트스트림에 나타나지 않는 PIP를 출력하여 상기 PIP 정보를 역공학하여, 비트스트림 단위로 검증 및 악성기능 탐지를 수행하고,상기 비트스트림 각각의 단위는 상기 PIP 정보 역공학 단계가 반복됨에 따라 동적으로 감소되는 것을 특징으로 하는, PIP 정보 역공학 방법
|
