맞춤기술찾기

이전대상기술

기계학습 기반의 FPGA 하드웨어 악성기능 트리거 탐지 방법 및 장치

  • 기술번호 : KST2019013233
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명에 따른 기계학습 기반의 FPGA 하드웨어 악성기능 트리거 탐지 방법이 제공된다. 상기 FPGA 하드웨어 악성기능 트리거 탐지 방법은, 하드웨어 악성기능 샘플들 중에서 트리거 기능을 수행하는 룩업 테이블(LUT: Look-Up Table)만을 분류한 뒤 특징정보(featured information)를 추출하여, 하드웨어 악성기능이 포함된 LUT를 학습시키는 LUT 학습 단계; 대상 XDL에서 PIP 정보와 LUT 정보를 추출한 뒤, 특정정보(specific information)를 추출하여 학습된 모델에 입력하는 특정정보 추출 및 학습 모델 입력 단계; 및 상기 학습된 모델로부터 출력된 새로운 데이터가 학습 데이터 셋의 유사 여부에 따라 분류하여 하드웨어 악성기능을 탐지하는 하드웨어 악성기능 탐지 단계를 포함하여, FPGA 칩을 검증하고 악성기능을 탐지할 수 있다.
Int. CL G06F 21/56 (2013.01.01) G06F 21/76 (2013.01.01)
CPC G06F 21/56(2013.01) G06F 21/56(2013.01)
출원번호/일자 1020180147675 (2018.11.26)
출원인 국방과학연구소
등록번호/일자 10-1962227-0000 (2019.03.20)
공개번호/일자
공고번호/일자 (20190326) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2018.11.26)
심사청구항수 6

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 국방과학연구소 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 김진국 대전광역시 유성구
2 김현숙 대전광역시 유성구
3 권태경 서울특별시 서대문구
4 윤정환 서울특별시 서대문구
5 서예지 서울특별시 서대문구
6 장재동 서울특별시 서대문구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 박장원 대한민국 서울특별시 강남구 강남대로 ***, *층~*층 (논현동, 비너스빌딩)(박장원특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 국방과학연구소 대전광역시 유성구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2018.11.26 수리 (Accepted) 1-1-2018-1178804-13
2 [우선심사신청]심사청구(우선심사신청)서
[Request for Preferential Examination] Request for Examination (Request for Preferential Examination)
2018.11.27 수리 (Accepted) 1-1-2018-1185108-18
3 의견제출통지서
Notification of reason for refusal
2018.12.21 발송처리완료 (Completion of Transmission) 9-5-2018-0879656-73
4 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2019.01.29 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2019-0105976-79
5 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2019.01.29 수리 (Accepted) 1-1-2019-0105971-41
6 등록결정서
Decision to grant
2019.03.15 발송처리완료 (Completion of Transmission) 9-5-2019-0192141-37
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
기계학습 기반의 FPGA 하드웨어 악성기능 트리거 탐지 방법에 있어서,FPGA 하드웨어 악성기능을 활성화 시키는 트리거를 찾기 위한 특징정보(featured information)를 추출하여, 상기 하드웨어 악성기능이 포함된 룩업 테이블(LUT) 정보를 학습시키는, LUT 학습 모듈에 의해 수행되는, LUT 학습 단계 - 상기 특징정보는 대상 XDL 파일에서 PIP 정보와 LUT 정보를 활용하여 추출됨 -;상기 대상 XDL 파일에서 상기 PIP 정보와 LUT 정보를 추출한 뒤, 특정정보(specific information)를 추출하여 학습된 모델의 입력부에 입력하는, 특정정보 추출 및 학습 모델 입력 모듈에 의해 수행되는, 특정정보 추출 및 학습 모델 입력 단계 - 상기 특정정보는 대상 XDL 파일에서 PIP 정보와 LUT 정보를 활용하여 추출되고, 상기 특징정보에 대응함 -; 및상기 특정정보가 입력되어 상기 학습된 모델로부터 출력된 새로운 데이터가 상기 LUT 학습 단계에서 학습된 학습 데이터 셋의 유사 여부에 따라 분류하여 하드웨어 악성기능을 탐지하는, 하드웨어 악성기능 탐지 모듈에 의해 수행되는, 하드웨어 악성기능 탐지 단계를 포함하고,상기 대상 XDL 파일은, FPGA 비트스트림의 구성 데이터(Configuration Data)에서 PIP 정보와 PLP 정보를 포함하고,상기 PIP 정보는 상기 XDL 파일의 PIP (Programmable Interconnect Point) 정보로부터 추출되고,상기 LUT 정보는 상기 XDL 파일의 PLP (Programmable Logic Point) 정보로부터 추출되는 것을 특징으로 하는, FPGA 하드웨어 악성기능 트리거 탐지 방법
2 2
제1 항에 있어서,상기 특징정보(featured information)는,LUT의 입력 핀 및 출력 핀이 거쳐 가는 LUT의 개수에 해당하는 Input_Pin_Depth, Output_Pin_Depth,LUT의 각 출력 핀으로부터 나가는 신호가 다음 입력으로 들어가는 LUT들의 개수인 Output_Pin_influence,LUT에 사용된 입력핀의 개수인 Input_Pin_Count, XDL상에서 하드웨어 악성기능과 연관된 트리거가 포함된 논리식의 일정한 패턴에 관한 정보인 Boolean-Equation_Pattern, 및LUT를 진리표 형태로 만든 뒤 출력으로 나가는 경우가 몇 개인지를 나타내는 수치인 Truth-table_Output_Count를 포함하는, FPGA 하드웨어 악성기능 트리거 탐지 방법
3 3
제2 항에 있어서,상기 LUT 학습 단계에서, 상기 Input_Pin_Depth 및 상기 Output_Pin_Depth를 추출하여 상기 하드웨어 악성기능이 포함된 LUT를 학습시키고,상기 하드웨어 악성기능 탐지 단계에서, 상기 새로운 데이터와 학습 데이터 셋의 유사 여부 판단이 이루어지지 않으면,상기 특징정보의 개수를 증가시키면서, 상기 LUT 학습 단계를 다시 수행하고, 상기 하드웨어 악성기능 탐지 단계에서, 새로운 제2 데이터와 학습 데이터 셋의 유사 여부를 판단하는, FPGA 하드웨어 악성기능 트리거 탐지 방법
4 4
삭제
5 5
제2 항에 있어서,상기 하드웨어 악성기능 탐지 단계에서,상기 학습된 모델로부터 출력된 새로운 데이터가 학습 데이터 셋의 유사 여부를 One-Class Support Vector Machine 분류 알고리즘에 따라 분류하여 하드웨어 악성기능을 탐지하는 것을 특징으로 하는, FPGA 하드웨어 악성기능 트리거 탐지 방법
6 6
제5 항에 있어서,상기 LUT 학습 단계에서, 상기 Input_Pin_Depth 및 상기 Output_Pin_Depth를 추출하여 상기 하드웨어 악성기능이 포함된 LUT를 학습시키고,상기 하드웨어 악성기능 탐지 단계에서, 상기 새로운 데이터와 학습 데이터 셋의 유사 여부 판단이 상기 One-Class Support Vector Machine 분류 알고리즘에 따라 이루어지지 않으면,상기 특징정보의 개수를 증가시키면서, 상기 LUT 학습 단계를 다시 수행하고, 상기 하드웨어 악성기능 탐지 단계에서, 새로운 제2 데이터와 학습 데이터 셋의 유사 여부를 제2 분류 알고리즘에 따라 판단하는, FPGA 하드웨어 악성기능 트리거 탐지 방법
7 7
제6 항에 있어서,상기 제2 분류 알고리즘은 상기 One-Class Support Vector Machine 분류 알고리즘에서 상기 특징정보의 개수가 증가함에 따라 상기 하드웨어 악성기능 탐지와 연관된 학습된 경계(learned frontier)의 임계 영역의 면적을 축소시키는 것을 특징으로 하는, FPGA 하드웨어 악성기능 트리거 탐지 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.