| 1 |
1
기판 상에 복수의 칩들을 서로 이격하여 배치하는 단계; 상기 칩과 전기적으로 연결된 도전성 패턴으로서 서로 이격된 복수의 층을 구성하는 재배선 패턴을 형성하는 단계; 및상기 재배선 패턴의 적어도 일부를 매립하는 산화물 유전층(dielectric layer)을 구현하기 위하여 Spin-on 공정을 이용하는 유전체(Dielectric) 소재를 형성하는 단계;를 포함하는,웨이퍼 레벨 패키지 제조방법
|
| 2 |
2
제 1 항에 있어서,상기 Spin-on 공정을 이용하는 유전체(Dielectric) 소재는 SOG(spin-on glass) 소재로 감광제 역할을 하는 소재이며,상기 Spin-on 공정을 이용하는 유전체(Dielectric) 소재를 형성하는 단계는 상기 SOG(spin-on glass) 소재를 노광한 후 식각 공정으로 패터닝 하는 단계;를 포함하는,웨이퍼 레벨 패키지 제조방법
|
| 3 |
3
제 1 항에 있어상기 웨이퍼 레벨 패키지는 팬-아웃(fan-out) 웨이퍼 레벨 패키지인 것을 특징으로 하는, 웨이퍼 레벨 패키지 제조방법
|
| 4 |
4
제 1 항에 있어상기 웨이퍼 레벨 패키지는 팬-인(fan-in) 웨이퍼 레벨 패키지인 것을 특징으로 하는, 웨이퍼 레벨 패키지 제조방법
|
| 5 |
5
기판 상에 서로 이격하여 배치된 복수의 칩들;상기 칩과 전기적으로 연결된 상기 도전성 패턴으로서 서로 이격된 복수의 층을 구성하는 재배선 패턴; 및상기 재배선 패턴의 적어도 일부를 매립하되, SOG(Spin-On-Glass) 소재로 이루어진, 산화물 유전층(dielectric layer);을 포함하는,웨이퍼 레벨 패키지
|
