1 |
1
m개의 체인과 n개의 슬라이스-여기서, m과 n은 자연수임-로 구성된 테스트 회로의 테스트 방법에 있어서, 상기 테스트 회로에 테스트 패턴을 제공하는 단계; 및상기 테스트 회로의 테스트시 마스킹에 사용되는 컨트롤 비트를 상기 테스트회로에 제공하는 단계를 포함하되, 상기 컨트롤 비트는, 상기 테스트 회로를 상기 테스트 패턴으로 테스트 했을 때 상기 테스트 회로의 출력 신호를 한 클럭당 출력 단위인 스캔 슬라이스 단위로 분석해서 공통된 슬라이스 패턴를 가지는 스캔 슬라이스들이 상기 컨트롤 비트를 공유하도록 상기 컨트롤 비트를 생성하는 것을 특징으로 하는 스캔 슬라이스별 컨트롤 비트 공유를 통한 테스트 회로의 테스트 방법
|
2 |
2
제1항에 있어서, 상기 컨트롤 비트를 생성하는 단계는 상기 테스트 회로에 제공되는 테스트 패턴을 스캔 슬라이스(scan slice) 단위로 나누는 단계; 상기 테스트 회로를 상기 테스트 패턴으로 테스트 했을 때 나오는 언노운(unknown) X의 위치가 동일한 스캔 슬라이스들을 공통된 슬라이스 패턴을 가지는 것으로 처리하여 스캔 슬라이스 그룹(scan slice group; SSG)으로 그룹핑하여 공통된 슬라이스 패턴끼리 그룹핑하는 단계; 및상기 공통된 슬라이스 패턴를 가지는 스캔 슬라이스들이 상기 컨트롤 비트를 공유하도록 상기 컨트롤 비트를 생성하는 단계를 포함하는 스캔 슬라이스별 컨트롤 비트 공유를 통한 테스트 회로의 테스트 방법
|
3 |
3
제2항에 있어서, 상기 컨트롤 비트를 생성하는 단계는 상기 테스트 회로를 상기 테스트 패턴으로 테스트 했을 때 상기 테스트 회로의 출력 신호를 한 클럭당 출력 단위인 스캔 슬라이스 단위로 분석해서 동일한 슬라이스 패턴을 가지는 스캔 슬라이스를 묶어 스캔 슬라이스 그룹(scan slice group; SSG)으로 그룹핑하는 단계;상기 슬라이스 패턴의 빈도수에 따라 상기 스캔 슬라이스 그룹(SSG)을 정렬하는 단계; 및상기 빈도수가 가장 적은 슬라이스 패턴부터 리스크가 최소가 되는 다른 슬라이스 패턴과 병합하면서 상기 컨트롤 비트의 크기가 최소화되도록 상기 컨트롤 비트를 생성하는 단계를 포함하는 스캔 슬라이스별 컨트롤 비트 공유를 통한 테스트 회로의 테스트 방법
|
4 |
4
제3항에 있어서, 상기 컨트롤 비트를 생성하는 단계는 X-캔슬링(canceling) MISR(multiple-input signature register)를 사용하는 경우에는, 상기 스캔 슬라이스 그룹(SSG)에 속한 스캔 슬라이스들의 빈도수-여기서, 상기 스캔 슬라이스들의 빈도수는 상기 슬라이스 패턴의 빈도수와 동일함-를 기준으로 상기 스캔 슬라이스 그룹(SSG)을 정렬하는 단계; 및각각 서로 대체될 수 있는 스캔 슬라이스 그룹(SSG)을 찾아 매트릭스 형식으로 각각의 경우 X 리크(X-leak)를 정의-여기서, 리크(X-leak)는 하나의 슬라이스 패턴을 다른 하나의 슬라이스 패턴으로 대체하였을 때 마스킹 하지 못하는 언노운(unknown) X의 개수를 나타냄-하는 단계를 포함하는 스캔 슬라이스별 컨트롤 비트 공유를 통한 테스트 회로의 테스트 방법
|
5 |
5
제4항에 있어서, 상기 스캔 슬라이스 그룹(SSG)에 속한 스캔 슬라이스들의 빈도수를 기준으로 상기 스캔 슬라이스 그룹(SSG)을 정렬하는 단계는마스킹에 사용된 고유의 슬라이스 패턴들(unique slice patterns)에 속하는 스캔 슬라이스들의 빈도수를 기준으로 상기 스캔 슬라이스 그룹(SSG)을 정렬하는 것을 특징으로 하는 스캔 슬라이스별 컨트롤 비트 공유를 통한 테스트 회로의 테스트 방법
|
6 |
6
제4항에 있어서, 스캔 슬라이스 그룹(SSG)에 속한 스캔 슬라이스들의 빈도수가 가장 적은 스캔 슬라이스 그룹(SSG)를 다른 스캔 슬라이스 그룹(SSG)으로 대체하는 단계; X-마스킹(Masking)에서 처리되지 못하게 되는 X 리크(X-leak)의 개수를 축적 시키는 단계; 남은 스캔 슬라이스 그룹(SSG)의 개수와 상기 축적된 X 리크(X-leak)의 개수를 이용해 전체 컨트롤 비트를 계산하는 단계; 및 남은 스캔 슬라이스 그룹(SSG)의 빈도수가 0인 경우 계산된 컨트롤 비트의 크기가 가장 적은 경우를 최종 컨트롤 비트로 결정하는 단계를 더 포함하는 스캔 슬라이스별 컨트롤 비트 공유를 통한 테스트 회로의 테스트 방법
|
7 |
7
제6항에 있어서, 상기 전체 컨트롤 비트는 X-마스킹을 위한 컨트롤 비트와 X-캔슬링(X-Canceling)을 위한 컨트롤 비트를 더하여 산출하는 것을 특징으로 하는 스캔 슬라이스별 컨트롤 비트 공유를 통한 테스트 회로의 테스트 방법
|
8 |
8
제7항에 있어서, 상기 X-마스킹을 위한 컨트롤 비트는 슬라이스 패턴 지정(Pointing)을 위한 컨트롤 비트와 슬라이스 패턴 저장(Storage)을 위한 컨트롤 비트를 더하여 산출하는 것을 특징으로 하는 스캔 슬라이스별 컨트롤 비트 공유를 통한 테스트 회로의 테스트 방법
|
9 |
9
제8항에 있어서, 상기 슬라이스 패턴 저장(Storage)을 위한 컨트롤 비트는 (사용하는 슬라이스 패턴의 수) * (각 슬라이스 패턴이 가지고 있는 컨트롤 비트의 수)로 산출하는 것을 특징으로 하는 스캔 슬라이스별 컨트롤 비트 공유를 통한 테스트 회로의 테스트 방법
|
10 |
10
제8항에 있어서, 상기 슬라이스 패턴 지정(Pointing)을 위한 컨트롤 비트는 (슬라이스 패턴의 인덱스) * (테스트 패턴 전체에서의 슬라이스 패턴의 개수)로 산출하는 것을 특징으로 하는 스캔 슬라이스별 컨트롤 비트 공유를 통한 테스트 회로의 테스트 방법
|
11 |
11
제2항에 있어서, 상기 컨트롤 비트를 생성하는 단계는 상기 테스트 회로를 상기 테스트 패턴으로 테스트 했을 때 테스트 패턴 전체에서 공통된 슬라이스 패턴들로 그룹핑하고 각 슬라이스 패턴을 빈도수에 따라 정렬하는 단계; 상기 슬라이스 패턴을 상기 빈도수에 따라 정렬한 후 상기 빈도수가 가장 적은 슬라이스 패턴부터 다른 슬라이스 패턴들과 병합하면서 스캔 슬라이스 패턴들을 통합하는 단계; 및상기 슬라이스 패턴 통합을 통해 최적의 포인트를 찾아 상기 컨트롤 비트의 크기가 최소화되도록 상기 컨트롤 비트를 생성하는 단계를 포함하는 스캔 슬라이스별 컨트롤 비트 공유를 통한 테스트 회로의 테스트 방법
|
12 |
12
m개의 체인과 n개의 슬라이스-여기서, m과 n은 자연수임-로 구성된 피측정대상의 테스트 방법에 있어서, 자동 테스트 장비(Automated Test Equipment; ATE)로부터 상기 피측정대상에 테스트 패턴을 제공하는 단계; 및상기 자동 테스트 장비(ATE)로부터 상기 피측정대상의 테스트시 마스킹에 사용되는 컨트롤 비트를 상기 피측정대상으로 전송하는 단계; 상기 피측정대상의 테스트 수행 후 테스트 출력 신호를 상기 자동 테스트 장비(ATE)(200)로 전송하는 단계를 포함하되, 상기 자동 테스트 장비(ATE)는 내부 저장 공간에 상기 테스트를 위한 컨트롤 비트를 저장하고, 상기 컨트롤 비트는, 상기 피측정대상를 상기 테스트 패턴으로 테스트 했을 때 상기 피측정대상의 출력 신호를 한 클럭당 출력 단위인 스캔 슬라이스 단위로 분석해서 공통된 슬라이스 패턴를 가지는 스캔 슬라이스들이 상기 컨트롤 비트를 공유하도록 상기 컨트롤 비트를 생성하는 것을 특징으로 하는 스캔 슬라이스별 컨트롤 비트 공유를 통한 스캔 슬라이스별 컨트롤 비트 공유를 통한 피측정대상의 테스트 방법
|
13 |
13
제12항에 있어서, 상기 컨트롤 비트를 생성하는 단계는 상기 피측정대상에 제공되는 테스트 패턴을 스캔 슬라이스(scan slice) 단위로 나누는 단계; 상기 피측정대상을 상기 테스트 패턴으로 테스트 했을 때 나오는 언노운(unknown) X의 위치가 동일한 스캔 슬라이스들을 공통된 슬라이스 패턴을 가지는 것으로 처리하여 스캔 슬라이스 그룹(scan slice group; SSG)으로 그룹핑하여 공통된 슬라이스 패턴끼리 그룹핑하는 단계; 및상기 공통된 슬라이스 패턴를 가지는 스캔 슬라이스들이 상기 컨트롤 비트를 공유하도록 상기 컨트롤 비트를 생성하는 단계를 포함하는 스캔 슬라이스별 컨트롤 비트 공유를 통한 피측정대상의 테스트 방법
|
14 |
14
제13항에 있어서, 상기 컨트롤 비트를 생성하는 단계는 상기 피측정대상을 상기 테스트 패턴으로 테스트 했을 때 상기 피측정대상의 출력 신호를 한 클럭당 출력 단위인 스캔 슬라이스 단위로 분석해서 동일한 슬라이스 패턴을 가지는 스캔 슬라이스를 묶어 스캔 슬라이스 그룹(scan slice group; SSG)으로 그룹핑하는 단계;상기 슬라이스 패턴의 빈도수에 따라 상기 스캔 슬라이스 그룹(SSG)을 정렬하는 단계; 및상기 빈도수가 가장 적은 슬라이스 패턴부터 리스크가 최소가 되는 다른 슬라이스 패턴과 병합하면서 상기 컨트롤 비트의 크기가 최소화되도록 상기 컨트롤 비트를 생성하는 단계를 포함하는 스캔 슬라이스별 컨트롤 비트 공유를 통한 피측정대상의 테스트 방법
|
15 |
15
제14항에 있어서, 상기 컨트롤 비트를 생성하는 단계는 X-캔슬링(canceling) MISR(multiple-input signature register)를 사용하는 경우에는, 상기 스캔 슬라이스 그룹(SSG)에 속한 스캔 슬라이스들의 빈도수-여기서, 상기 스캔 슬라이스들의 빈도수는 상기 슬라이스 패턴의 빈도수와 동일함-를 기준으로 상기 스캔 슬라이스 그룹(SSG)을 정렬하는 단계; 및각각 서로 대체될 수 있는 스캔 슬라이스 그룹(SSG)을 찾아 매트릭스 형식으로 각각의 경우 X 리크(X-leak)를 정의-여기서, 리크(X-leak)는 하나의 슬라이스 패턴을 다른 하나의 슬라이스 패턴으로 대체하였을 때 마스킹 하지 못하는 언노운(unknown) X의 개수를 나타냄-하는 단계를 포함하는 스캔 슬라이스별 컨트롤 비트 공유를 통한 피측정대상의 테스트 방법
|
16 |
16
제15항에 있어서, 스캔 슬라이스 그룹(SSG)에 속한 스캔 슬라이스들의 빈도수가 가장 적은 스캔 슬라이스 그룹(SSG)를 다른 스캔 슬라이스 그룹(SSG)으로 대체하는 단계; X-마스킹(Masking)에서 처리되지 못하게 되는 X 리크(X-leak)의 개수를 축적 시키는 단계; 남은 스캔 슬라이스 그룹(SSG)의 개수와 상기 축적된 X 리크(X-leak)의 개수를 이용해 전체 컨트롤 비트를 계산하는 단계; 및 남은 스캔 슬라이스 그룹(SSG)의 빈도수가 0인 경우 계산된 컨트롤 비트의 크기가 가장 적은 경우를 최종 컨트롤 비트로 결정하는 단계를 포함하는 스캔 슬라이스별 컨트롤 비트 공유를 통한 피측정대상의 테스트 방법
|
17 |
17
제16항에 있어서, 상기 전체 컨트롤 비트는 X-마스킹을 위한 컨트롤 비트와 X-캔슬링(X-Canceling)을 위한 컨트롤 비트를 더하여 산출하는 것을 특징으로 하는 스캔 슬라이스별 컨트롤 비트 공유를 통한 피측정대상의 테스트 방법
|
18 |
18
제17항에 있어서, 상기 X-마스킹을 위한 컨트롤 비트는 슬라이스 패턴 지정(Pointing)을 위한 컨트롤 비트와 슬라이스 패턴 저장(Storage)을 위한 컨트롤 비트를 더하여 산출하고, 상기 슬라이스 패턴 저장(Storage)을 위한 컨트롤 비트는 (사용하는 슬라이스 패턴의 수) * (각 슬라이스 패턴이 가지고 있는 컨트롤 비트의 수)로 산출하고, 상기 슬라이스 패턴 지정(Pointing)을 위한 컨트롤 비트는 (슬라이스 패턴의 인덱스) * (테스트 패턴 전체에서의 슬라이스 패턴의 개수)로 산출하는 것을 특징으로 하는 스캔 슬라이스별 컨트롤 비트 공유를 통한 피측정대상의 테스트 방법
|
19 |
19
제2항에 있어서, 상기 컨트롤 비트를 생성하는 단계는 상기 피측정대상을 상기 테스트 패턴으로 테스트 했을 때 테스트 패턴 전체에서 공통된 슬라이스 패턴들로 그룹핑하고 각 슬라이스 패턴을 빈도수에 따라 정렬하는 단계; 상기 슬라이스 패턴을 상기 빈도수에 따라 정렬한 후 상기 빈도수가 가장 적은 슬라이스 패턴부터 다른 슬라이스 패턴들과 병합하면서 스캔 슬라이스 패턴들을 통합하는 단계; 및상기 슬라이스 패턴 통합을 통해 최적의 포인트를 찾아 상기 컨트롤 비트의 크기가 최소화되도록 상기 컨트롤 비트를 생성하는 단계를 포함하는 스캔 슬라이스별 컨트롤 비트 공유를 통한 피측정대상의 테스트 방법
|