1 |
1
적어도 하나의 채널의 디지털 비디오 신호를 입력받아 데이터 버퍼링을 위한 정보를 추출하고, 버퍼링 과정을 제어하는 버퍼링 제어부;상기 버퍼링 제어부의 제어 신호에 따라 상기 적어도 하나의 채널에 각각 대응하는 적어도 하나의 저장 영역에 디지털 비디오 데이터를 버퍼링하는 프레임 버퍼; 및상기 적어도 하나의 저장 영역 중 하나 이상의 저장 영역에 기준치 이상의 데이터가 저장되는 경우 PCI 버스에 데이터 전송 요청 신호를 송신하고, 상기 PCI 버스로부터 데이터 전송 수락 신호를 수신하면 상기 프레임 버퍼에 저장된 데이터를 독출하여 상기 PCI 버스로 전송하는 PCI 인터페이스부를 포함하는 비디오 캡쳐 카드
|
2 |
2
제 1항에 있어서,상기 프레임 버퍼의 기준치는 상기 프레임 버퍼의 하나의 저장 영역에 할당된 용량의 1/2인 비디오 캡쳐 카드
|
3 |
3
제 1항에 있어서,상기 프레임 버퍼는 SDRAM으로 형성되는 비디오 캡쳐 카드
|
4 |
4
제 1항에 있어서,상기 프레임 버퍼는 상기 적어도 하나의 저장 영역 각각을 두 영역으로 분할하여 핑퐁 방식으로 데이터를 버퍼링하는 비디오 캡쳐 카드
|
5 |
5
제 1항에 있어서,상기 버퍼링 제어부는 상기 프레임 버퍼의 사용을 위한 신호를 전송하는 복수의 비디오 신호 인터페이스 수단과, 상기 PCI 인터페이스부에 프레임 메모리의 주소와 전송할 데이터의 크기를 설정하고, 원하는 채널의 데이터를 상기 전송 크기만큼 독출하는 비디오 데이터 독출 수단과,상기 프레임 버퍼의 제어를 위한 SDRAM 컨트롤러, 및 상기 프레임 버퍼와 연동하는 상기 복수의 비디오 신호 인터페이스 수단과, 상기 비디오 데이터 독출 수단을 중재하는 SDRAM 아비터를 포함하는 비디오 캡쳐 카드
|
6 |
6
제 5항에 있어서,상기 비디오 신호 인터페이스 수단은 입력된 디지털 비디오 신호로부터 타이밍 정보를 추출하고, 프레임의 시작을 판단하는 타이밍 정보 추출 모듈과,상기 타이밍 정보 추출 모듈을 통하여 결정된 유효 픽셀을 저장하고, 프레임 버퍼의 버스트 액세스를 조력하는 FIFO, 및상기 타이밍 정보 추출 모듈로부터 추출되는 수직 싱크와 필드 신호를 기준으로 데이터 프레임의 시작을 판단하고, 상기 프레임 버퍼의 주소를 동기화시키는 프레임 버퍼 주소설정 모듈을 포함하는 비디오 캡쳐 카드
|
7 |
7
복수의 채널을 통하여 디지털 비디오 신호를 입력받아 데이터 버퍼링을 위한 정보를 추출하고, 프레임 버퍼를 통한 버퍼링 과정을 제어하는 버퍼링 제어부;상기 프레임 버퍼에 기준치 이상의 데이터가 저장되는 경우 PCI 버스에 데이터 전송 요청 신호를 송신하고, 상기 PCI 버스로부터 데이터 전송 수락 신호를 수신하면, 상기 프레임 버퍼에 저장된 데이터를 독출하여 PCI 버스로 전송하는 PCI 인터페이스부를 포함하는 PCI 인터페이스 칩
|
8 |
8
제 7항에 있어서,상기 프레임 버퍼는 SDRAM인 PCI 인터페이스 칩
|
9 |
9
제 7항에 있어서,상기 버퍼링 제어부는 상기 프레임 메모리를 상기 복수의 채널에 각각 대응하는 복수의 저장 영역으로 구분하고, 상기 복수의 채널 각각을 통하여 입력되는 디지털 비디오 신호를 상기 복수의 저장 영역 중 상기 복수의 채널 각각에 대응하는 저장 영역에 저장하는 PCI 인터페이스 칩
|
10 |
10
제 9항에 있어서,상기 기준치 이상의 데이터는 상기 복수의 저장 영역 각각의 용량의 1/2인 PCI 인터페이스 칩
|
11 |
11
제 9항에 있어서,상기 버퍼링 제어부는 상기 복수의 저장 영역 각각을 두 영역으로 분할하여 핑퐁 방식으로 데이터를 버퍼링하는 PCI 인터페이스 칩
|
12 |
12
(A) 입력된 디지털 비디오 신호를 버퍼링 제어부의 제어 신호에 따라 프레임 버퍼의 각 채널에 대응되는 저장 영역에 버퍼링하는 단계;(B) 상기 프레임 버퍼의 저장 영역에 기준치 이상의 데이터가 적재되는 채널 발생 시 이를 PCI 인터페이스부에 통지하는 단계;(C) 상기 통지를 수신한 PCI 인터페이스부가 PCI 버스에 데이터 전송 요청 신호를 전송하는 단계;(D) 상기 요청 신호에 대한 응답으로 상기 PCI 버스로부터 데이터 전송 수락 신호를 수신하는 경우, 상기 프레임 버퍼에 저장되어 있던 데이터를 독출하여 PCI 인터페이스부로 전송하는 단계; 및(E) 상기 데이터를 PCI 인터페이스부로부터 PCI 버스로 전송하는 단계를 포함하는 다채널 비디오 캡쳐 방법
|
13 |
13
제 12항에 있어서,상기 (D) 단계는, 상기 프레임 버퍼로부터 전송받은 데이터를 PCI 인터페이스부에 내재된 FIFO로 재차 버퍼링하는 단계가 더 포함되는 다채널 비디오 캡쳐 방법
|
14 |
14
제 12항에 있어서,상기 기준치는 저장 영역 용량의 1/2인 다채널 비디오 캡쳐 방법
|
15 |
15
제 12항에 있어서,상기 프레임 버퍼는 SDRAM으로 형성되는 다채널 비디오 캡쳐 방법
|
16 |
16
제 12항에 있어서,상기 프레임 버퍼는 상기 저장 영역을 두 영역으로 분할하여 핑퐁 방식으로 데이터를 버퍼링하는 다채널 비디오 캡쳐 방법
|