1 |
1
캐리어 증폭기(carrier amplifier)의 출력 단에 연결되어, 상기 캐리어 증폭기에서 출력되는 RF 신호의 위상(phase)을 변경하기 위한 제1 전송선로로 구성되는 위상 천이부;도허티 전력 증폭기의 출력 단에 연결되어, 상기 도허티 전력 증폭기의 출력을 임피던스 매칭하기 위한 제2 전송선로로 구성되는 매칭부; 및피킹 증폭기(peaking amplifier)의 출력 단에 연결되어, 상기 도허티 전력 증폭기의 위상 대역폭 및 크기 대역폭 중 적어도 하나를 가변시키는 대역폭 개선부를 포함하는 도허티 결합기
|
2 |
2
제1항에 있어서, 상기 대역폭 개선부는, 상기 도허티 전력 증폭기의 위상 대역폭을 증가시키기 위한 직렬공진회로를 포함하는 것을 특징으로 하는 도허티 결합기
|
3 |
3
제1항에 있어서, 상기 대역폭 개선부는, 상기 도허티 전력 증폭기의 위상 대역폭을 증가시키기 위한 직렬공진회로에 대응하는 등가 회로를 포함하고,상기 등가 회로는 제3 전송선로 및 병렬공진회로를 포함하는 것을 특징으로 하는 도허티 결합기
|
4 |
4
제1항에 있어서, 상기 대역폭 개선부는, 상기 도허티 전력 증폭기의 위상 대역폭을 증가시키기 위한 직렬공진회로에 대응하는 등가 회로를 포함하고, 상기 등가회로는 제3 전송선로 및 쇼트 스터브를 포함하는 것을 특징으로 하는 도허티 결합기
|
5 |
5
제1항에 있어서, 상기 대역폭 개선부는, 상기 도허티 전력 증폭기의 위상 대역폭을 증가시키기 위한 직렬공진회로에 대응하는 등가 회로와, 상기 도허티 전력 증폭기의 크기 대역폭을 증가시키기 위한 제1 병렬공진회로를 포함하고,상기 등가 회로는 제3 전송선로 및 제2 병렬공진회로를 포함하는 것을 특징으로 하는 도허티 결합기
|
6 |
6
제1항에 있어서, 상기 대역폭 개선부는, 상기 도허티 전력 증폭기의 위상 대역폭을 증가시키기 위한 직렬공진회로에 대응하는 제1 등가 회로와, 상기 도허티 전력 증폭기의 크기 대역폭을 증가시키기 위한 병렬공진회로에 대응하는 제2 등가 회로를 포함하고,상기 제1 등가 회로는 제3 전송선로 및 제1 쇼트 스터브를 포함하고, 상기 제2 등가 회로는 제2 쇼트 스터브임을 특징으로 하는 도허티 결합기
|
7 |
7
제1항에 있어서, 상기 대역폭 개선부는, 상기 도허티 전력 증폭기의 위상 대역폭을 증가시키기 위한 직렬공진회로에 대응하는 등가 회로와, 상기 도허티 전력 증폭기의 크기 대역폭을 증가시키기 위한 제1 병렬공진회로를 포함하고,상기 등가 회로는 제2 병렬공진회로 및 J 인버터(L)를 포함하는 것을 특징으로 하는 도허티 결합기
|
8 |
8
제7항에 있어서,상기 J 인버터(L)는, 양의 값을 갖는 제1 인버터와 음의 값을 갖는 제2 및 제3 인버터가 π 형태로 연결되는 회로임을 특징으로 하는 도허티 결합기
|
9 |
9
제1항에 있어서,상기 대역폭 개선부는, 상기 도허티 전력 증폭기의 위상 대역폭을 증가시키기 위한 직렬공진회로와 상기 도허티 전력 증폭기의 크기 대역폭을 증가시키기 위한 병렬공진회로에 대응하는 등가 회로를 포함하고, 상기 등가 회로는 제1 쇼트 스터브, 제2 쇼트 스터브, 상기 제1 쇼트 스터브와 상기 제2 쇼트 스터브 사이에 위치하는 인덕터를 포함하는 것을 특징으로 하는 도허티 결합기
|
10 |
10
제1항에 있어서, 상기 대역폭 개선부는, 상기 도허티 전력 증폭기의 위상 대역폭을 증가시키기 위한 직렬공진회로에 대응하는 등가 회로와, 상기 도허티 전력 증폭기의 크기 대역폭을 증가시키기 위한 제1 병렬공진회로를 포함하고,상기 등가 회로는 제2 병렬공진회로 및 J 인버터(C)를 포함하는 것을 특징으로 하는 도허티 결합기
|
11 |
11
제10항에 있어서,상기 J 인버터(C)는, 양의 값을 갖는 제1 커패시터와 음의 값을 갖는 제2 및 제3 커패시터가 π 형태로 연결되는 회로임을 특징으로 하는 도허티 결합기
|
12 |
12
제1항에 있어서,상기 대역폭 개선부는, 상기 도허티 전력 증폭기의 위상 대역폭을 증가시키기 위한 직렬공진회로와 상기 도허티 전력 증폭기의 크기 대역폭을 증가시키기 위한 병렬공진회로에 대응하는 등가 회로를 포함하고, 상기 등가 회로는 제1 쇼트 스터브, 제2 쇼트 스터브, 상기 제1 쇼트 스터브와 상기 제2 쇼트 스터브 사이에 위치하는 커패시터를 포함하는 것을 특징으로 하는 도허티 결합기
|
13 |
13
제1항에 있어서,상기 대역폭 개선부는, 상기 도허티 전력 증폭기의 위상 대역폭을 증가시키기 위한 직렬공진회로와 상기 도허티 전력 증폭기의 크기 대역폭을 증가시키기 위한 병렬공진회로에 대응하는 등가 회로를 포함하고, 상기 등가 회로는 제1 병렬공진회로, 제2 병렬공진회로, 상기 제1 병렬공진회로와 상기 제2 병렬공진회로 사이에 위치하는 π형 LCL 집중소자를 포함하는 것을 특징으로 하는 도허티 결합기
|
14 |
14
제1항에 있어서,상기 대역폭 개선부는, 상기 도허티 전력 증폭기의 위상 대역폭을 증가시키기 위한 직렬공진회로와 상기 도허티 전력 증폭기의 크기 대역폭을 증가시키기 위한 병렬공진회로에 대응하는 등가 회로를 포함하고, 상기 등가 회로는 제1 병렬공진회로, 제2 병렬공진회로, 상기 제1 병렬공진회로와 상기 제2 병렬공진회로 사이에 위치하는 π형 CLC 집중소자를 포함하는 것을 특징으로 하는 도허티 결합기
|
15 |
15
제1항에 있어서,상기 대역폭 개선부는, 상기 도허티 전력 증폭기의 위상 대역폭을 증가시키기 위한 직렬공진회로와 상기 도허티 전력 증폭기의 크기 대역폭을 증가시키기 위한 병렬공진회로에 대응하는 등가 회로를 포함하고, 상기 등가 회로는 제1 병렬공진회로, 제2 병렬공진회로, 상기 제1 병렬공진회로와 상기 제2 병렬공진회로 사이에 위치하는 하이 임피던스(high impedance) 전송선로를 포함하는 것을 특징으로 하는 도허티 결합기
|
16 |
16
제1항에 있어서, 상기 대역폭 개선부는, 상기 도허티 전력 증폭기의 위상 대역폭을 증가시키기 위한 직렬공진회로와 상기 도허티 전력 증폭기의 크기 대역폭을 증가시키기 위한 병렬공진회로에 대응하는 등가 회로를 포함하고,상기 등가 회로는 커플드 라인 구조(coupled line structure)를 갖는 비대칭 결합선로를 포함하는 것을 특징으로 하는 도허티 결합기
|