맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

저항 변화 메모리 기반 가속기

  • 기술번호 : KST2019014890
  • 담당센터 : 서울서부기술혁신센터
  • 전화번호 : 02-6124-6930
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 CPU와 시스템 메모리를 포함하는 호스트에 연결되도록 구성된 저항 변화 메모리 기반 가속기가 제공된다. 저항 변화 메모리 모듈은 호스트에서 오프로드되는 커널을 저장한다. 가속기 코어는 복수의 프로세싱 엘리먼트를 포함하며, 타깃 프로세싱 엘리먼트에서 커널을 실행한다. MCU는 타깃 프로세싱 엘리먼트에서 커널의 실행에 따라 생성된 메모리 요청을 관리한다. 메모리 컨트롤러는 저항 변화 메모리 모듈에 연결되어 있으며, MCU로부터 전달되는 메모리 요청에 따라 저항 변화 메모리 모듈과 타깃 프로세싱 엘리먼트 사이에서 메모리 요청에 따른 데이터를 이동시킨다. 네트워크는 가속기 코어, 복수의 프로세싱 엘리먼트 및 메모리 컨트롤러를 통합한다.
Int. CL H01L 45/00 (2006.01.01)
CPC
출원번호/일자 1020180046378 (2018.04.20)
출원인 주식회사 멤레이, 연세대학교 산학협력단
등록번호/일자 10-1944037-0000 (2019.01.24)
공개번호/일자
공고번호/일자 (20190130) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보 대한민국  |   1020170112840   |   2017.09.04
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2018.06.19)
심사청구항수 20

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 주식회사 멤레이 대한민국 경기도 성남시 분당구
2 연세대학교 산학협력단 대한민국 서울특별시 서대문구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 정명수 대한민국 인천광역시 연수구
2 박규영 대한민국 인천광역시 연수구
3 장지에 중국 인천광역시 연수구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 유미특허법인 대한민국 서울특별시 강남구 테헤란로 ***, 서림빌딩 **층 (역삼동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 주식회사 멤레이 경기도 성남시 분당구
2 연세대학교 산학협력단 서울특별시 서대문구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2018.04.20 수리 (Accepted) 1-1-2018-0398261-02
2 보정요구서
Request for Amendment		 2018.04.30 발송처리완료 (Completion of Transmission) 1-5-2018-0066640-43
3 [출원서등 보정]보정서
[Amendment to Patent Application, etc.] Amendment		 2018.05.09 수리 (Accepted) 1-1-2018-0457149-14
4 [심사청구]심사청구(우선심사신청)서
[Request for Examination] Request for Examination (Request for Preferential Examination)		 2018.06.19 수리 (Accepted) 1-1-2018-0601680-26
5 [우선심사신청]심사청구(우선심사신청)서
[Request for Preferential Examination] Request for Examination (Request for Preferential Examination)		 2018.06.19 수리 (Accepted) 1-1-2018-0601681-72
6 [우선심사신청]선행기술조사의뢰서
[Request for Preferential Examination] Request for Prior Art Search		 2018.06.20 수리 (Accepted) 9-1-9999-9999999-89
7 [우선심사신청]선행기술조사보고서
[Request for Preferential Examination] Report of Prior Art Search		 2018.06.28 수리 (Accepted) 9-1-2018-0030570-28
8 의견제출통지서
Notification of reason for refusal		 2018.10.10 발송처리완료 (Completion of Transmission) 9-5-2018-0684787-27
9 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2018.11.23 수리 (Accepted) 1-1-2018-1172144-58
10 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2018.11.23 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2018-1172143-13
11 등록결정서
Decision to grant		 2019.01.18 발송처리완료 (Completion of Transmission) 9-5-2019-0046332-15
12 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.07.12 수리 (Accepted) 4-1-2019-5140042-03
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
중앙 프로세싱 유닛(central processing unit, CPU)과 시스템 메모리를 포함하는 호스트에 연결되도록 구성된 저항 변화 메모리 기반 가속기로서,상기 호스트에서 오프로드되는 커널을 저장하는 저항 변화 메모리(resistance switching memory) 모듈,복수의 프로세싱 엘리먼트를 포함하며, 상기 복수의 프로세싱 엘리먼트 중 타깃 프로세싱 엘리먼트에서 상기 커널을 실행하는 가속기 코어,상기 타깃 프로세싱 엘리먼트에서 상기 커널의 실행에 따라 생성된 메모리 요청을 관리하는 메모리 컨트롤러 유닛(memory controller unit, MCU),상기 저항 변화 메모리 모듈에 연결되어 있으며, 상기 MCU로부터 전달되는 상기 메모리 요청에 따라 상기 저항 변화 메모리 모듈과 상기 타깃 프로세싱 엘리먼트 사이에서 상기 메모리 요청에 따른 데이터를 이동시키는 메모리 컨트롤러, 그리고상기 가속기 코어, 상기 복수의 프로세싱 엘리먼트 및 상기 메모리 컨트롤러를 통합하는 네트워크를 포함하는 저항 변화 메모리 기반 가속기
2 2
제1항에서,상기 호스트의 운영 체제(operation system, OS)의 도움 없이 상기 저항 변화 메모리 모듈과 상기 타깃 프로세싱 엘리먼트 사이에서 상기 메모리 요청에 따른 데이터가 이동되는 저항 변화 메모리 기반 가속기
3 3
제1항에서,상기 타깃 프로세싱 엘리먼트는 전형적인 로드/저장 명령어(load/store instruction)의 변경 없이 상기 메모리 요청을 통해 상기 저항 변화 메모리 모듈에 액세스하는 저항 변화 메모리 기반 가속기
4 4
제1항에서,상기 MCU는 상기 복수의 프로세싱 엘리먼트 이외의 프로세싱 엘리먼트에 포함되는 저항 변화 메모리 기반 가속기
5 5
제1항에서,상기 MCU는 상기 타깃 프로세싱 엘리먼트에 포함되어 있는 저항 변화 메모리 기반 가속기
6 6
제1항에서,상기 저항 변화 메모리 모듈은, 복수의 파티션으로 분할되어 있는 복수의 저항 변화 메모리 셀을 포함하는 메모리 셀 어레이, 그리고 복수의 행 데이터 버퍼를 포함하며,상기 복수의 파티션은 제1 파티션 및 제2 파티션을 포함하고,상기 복수의 행 데이터 버퍼는 제1 행 데이터 버퍼 및 제2 행 데이터 버퍼를 포함하며,상기 메모리 컨트롤러는, 제1 메모리 요청에 따라 상기 제1 파티션으로부터 상기 제1 행 데이터 버퍼로 데이터를 가지고 오는 동작과, 제2 메모리 요청에 따라 상기 제2 파티션으로부터 상기 제2 행 데이터 버퍼로 이동되어 있는 데이터를 상기 제2 메모리 요청의 타깃 프로세싱 엘리먼트로 이동하는 동작을 병렬로 처리하는 저항 변화 메모리 기반 가속기
7 7
제1항에서,상기 저항 변화 메모리 모듈은,복수의 파티션으로 분할되어 있는 복수의 저항 변화 메모리 셀을 포함하는 메모리 셀 어레이,복수의 행 어드레스 버퍼, 그리고복수의 행 데이터 버퍼를 포함하고,상기 메모리 컨트롤러는 3단계 어드레싱을 수행하며,상기 3단계 어드레싱은,상기 메모리 요청에 따라 상기 저항 변화 메모리 모듈에 액세스하기 위한 행 어드레스 중 상위 어드레스를 상기 복수의 행 어드레스 버퍼 중 타깃 행 어드레스 버퍼에 저장하는 프리액티브 단계,읽기 명령의 경우, 상기 행 어드레스 중 하위 어드레스와 상기 타깃 행 어드레스 버퍼에 저장된 상기 상위 어드레스를 결합한 행 어드레스에 기초하여 상기 메모리 셀 어레이로부터 상기 복수의 행 데이터 버퍼 중 타깃 행 데이터 버퍼로 상기 데이터를 가지고 오는 액티브 단계, 그리고상기 타깃 행 데이터 버퍼로부터 상기 데이터를 상기 타깃 프로세싱 엘리먼트로 전달하는 읽기/쓰기 단계를 포함하는저항 변화 메모리 기반 가속기
8 8
제7항에서,상기 저항 변화 메모리 모듈은, 일련의 제어 레지스터와 프로그램 버퍼를 포함하는 오버레이 윈도우를 더 포함하며,쓰기 명령의 경우, 상기 액티브 단계에서 상기 행 어드레스가 상기 오버레이 윈도우의 어드레스 범위 내에 있는 경우 타깃 데이터가 상기 프로그램 버퍼에 저장되고, 상기 읽기/쓰기 단계에서 상기 프로그램 버퍼에 저장된 상기 타깃 데이터가 상기 메모리 셀 어레이로 프로그램되는저항 변화 메모리 기반 가속기
9 9
제8항에서,상기 복수의 파티션은 제1 파티션 및 제2 파티션을 포함하고,상기 메모리 컨트롤러는, 제1 메모리 요청에 따라 상기 제1 파티션을 위한 상기 프리액티브 단계 및 상기 액티브 단계를 수행하는 동안, 제2 메모리 요청에 따라 상기 제2 파티션을 위한 상기 읽기/쓰기 단계가 수행하는 저항 변화 메모리 기반 가속기
10 10
제1항에서,상기 저항 변화 메모리 모듈은 복수의 저항 변화 메모리 셀을 포함하는 메모리 셀 어레이를 포함하며,상기 메모리 컨트롤러는 상기 커널의 실행에 의해 오버라이트될 상기 메모리 셀 어레이의 어드레스를 리셋 상태로 설정하는 선택적 소거를 수행하는 저항 변화 메모리 기반 가속기,
11 11
제10항에서,상기 메모리 컨트롤러는 상기 커널의 실행 전에 상기 선택적 소거를 수행하는 저항 변화 메모리 기반 가속기
12 12
제1항에서,상기 MCU는, 상기 커널의 실행을 위해 상기 저항 변화 메모리 모듈에 저장된 상기 커널의 메모리 어드레스를 상기 타깃 프로세싱 엘리먼트의 캐시에 부트 어드레스로 저장하는 저항 변화 메모리 기반 가속기
13 13
제12항에서,상기 프로세싱 엘리먼트의 슬립 모드를 제어하는 파워 슬립 컨트롤러를 더 포함하며,상기 MCU는 상기 커널의 메모리 어드레스를 상기 타깃 프로세싱 엘리먼트에 저장하기 전에 상기 파워 슬립 컨트롤러를 통해 상기 타깃 프로세싱 엘리먼트를 슬립 모드로 전환하고, 상기 커널의 메모리 어드레스를 상기 타깃 프로세싱 엘리먼트에 저장한 후에 상기 파워 슬립 컨트롤러를 통해 상기 프로세싱 엘리먼트를 깨우는저항 변화 메모리 기반 가속기
14 14
제1항에서,상기 타깃 프로세싱 엘리먼트는L2 캐시,상기 MCU에 연결되어 있으며, 상기 메모리 요청을 생성하여 상기 MCU로 전달하는 제1 온칩 메모리 컨트롤러, 그리고상기 L2 캐시에 연결되어 있으며, 상기 L2 캐시와 상기 저항 변화 메모리 모듈 사이에서 상기 데이터를 이동시키는 제2 온칩 메모리 컨트롤러를 포함하는 저항 변화 메모리 기반 가속기
15 15
제1항에서,상기 저항 변화 메모리 모듈은 상변화 메모리(phase-change memory) 모듈, 저항성 메모리(resistive memory) 모듈 또는 자기저항 메모리(magnetoresistive memory) 모듈을 포함하는 저항 변화 메모리 기반 가속기
16 16
중앙 프로세싱 유닛(central processing unit, CPU)과 시스템 메모리를 포함하는 호스트에 연결되도록 구성된 저항 변화 메모리 기반 가속기로서,상기 호스트에서 오프로드되는 커널을 저장하며, 복수의 파티션으로 분할되어 있는 복수의 저항 변화 메모리 셀 및 복수의 행 데이터 버퍼를 포함하는 저항 변화 메모리(resistance switching memory) 모듈,복수의 프로세싱 엘리먼트를 포함하며, 상기 복수의 프로세싱 엘리먼트 중 타깃 프로세싱 엘리먼트에서 상기 커널을 실행하는 가속기 코어,상기 타깃 프로세싱 엘리먼트에서 상기 커널의 실행에 따라 생성된 메모리 요청을 관리하는 메모리 컨트롤러 유닛(memory controller unit, MCU),상기 저항 변화 메모리 모듈에 연결되어 있으며, 상기 MCU로부터 전달되는 상기 메모리 요청에 따라 상기 저항 변화 메모리 모듈과 상기 타깃 프로세싱 엘리먼트 사이에서 상기 메모리 요청에 따른 데이터 이동을 관리하며, 상기 복수의 파티션 중 제1 파티션에서 상기 복수의 행 데이터 버퍼 중 제1 행 데이터 버퍼로 제1 데이터를 가지고 오는 동작과, 상기 복수의 행 데이터 버퍼 중 제2 행 데이터 버퍼에서 상기 타깃 프로세싱 엘리먼트로 제2 데이터를 이동하는 동작을 병렬로 처리하는 메모리 컨트롤러, 그리고상기 가속기 코어, 상기 복수의 프로세싱 엘리먼트 및 상기 메모리 컨트롤러를 통합하는 네트워크를 포함하는 저항 변화 메모리 기반 가속기
17 17
제16항에서,상기 제1 데이터는 상기 제1 파티션에서 상기 제2 행 데이터 버퍼로 상기 제2 데이터를 가지고 오기 전에 상기 복수의 파티션 중 제2 파티션에서 상기 제1 행 데이터 버퍼로 이동되어 있는 저항 변화 메모리 기반 가속기
18 18
제16항에서,상기 메모리 컨트롤러는 프리액티브 단계, 액티브 단계 및 읽기/쓰기 단계를 포함하는 3단계 어드레싱을 수행하며,상기 제1 데이터를 위한 상기 프리액티브 단계와 상기 액티브 단계가 수행되는 동안, 상기 제2 데이터를 위한 상기 읽기/쓰기 단계가 수행되는저항 변화 메모리 기반 가속기
19 19
중앙 프로세싱 유닛(central processing unit, CPU)과 시스템 메모리를 포함하는 호스트에 연결되도록 구성된 저항 변화 메모리 기반 가속기로서,상기 호스트에서 오프로드되는 커널을 저장하며, 복수의 저항 변화 메모리 셀을 포함하는 메모리 셀 어레이를 포함하는 저항 변화 메모리(resistance switching memory) 모듈,복수의 프로세싱 엘리먼트를 포함하며, 상기 복수의 프로세싱 엘리먼트 중 타깃 프로세싱 엘리먼트에서 상기 커널을 실행하는 가속기 코어,상기 타깃 프로세싱 엘리먼트에서 상기 커널의 실행에 따라 생성된 메모리 요청을 관리하는 메모리 컨트롤러 유닛(memory controller unit, MCU),상기 저항 변화 메모리 모듈에 연결되어 있으며, 상기 MCU로부터 전달되는 상기 메모리 요청에 따라 상기 저항 변화 메모리 모듈과 상기 타깃 프로세싱 엘리먼트 사이에서 상기 메모리 요청에 따른 데이터 이동을 관리하며, 상기 타깃 프로세싱 엘리먼트에서 상기 커널을 실행하기 전에 상기 커널의 실행에 의해 오버라이트될 상기 메모리 셀 어레이의 어드레스를 소정의 데이터로 프로그램하는 메모리 컨트롤러, 그리고상기 가속기 코어, 상기 복수의 프로세싱 엘리먼트 및 상기 메모리 컨트롤러를 통합하는 네트워크를 포함하는 저항 변화 메모리 기반 가속기
20 20
제19항에서,상기 소정의 데이터는 상기 어드레스에 대응하는 저항 변화 메모리 셀을 리셋 상태로 설정하는 데이터인 저항 변화 메모리 기반 가속기
지정국 정보가 없습니다
순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 CN107656883 CN 중국 FAMILY
2 CN109426628 CN 중국 FAMILY
3 KR101890426 KR 대한민국 FAMILY
4 US20180032251 US 미국 FAMILY
5 US20180321880 US 미국 FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 CN107656883 CN 중국 DOCDBFAMILY
2 CN109426628 CN 중국 DOCDBFAMILY
국가 R&D 정보가 없습니다.