| 1 |
1
상변화 메모리로 구현되는 복수의 제1 메모리 모듈과 상변화 메모리보다 쓰기 속도가 빠른 메모리로 구현되는 제2 메모리 모듈을 포함하는 메모리 서브시스템, 그리고상기 복수의 제1 메모리 모듈과 상기 제2 메모리 모듈에 복수의 채널을 통해 연결되는 메모리 제어기를 포함하며,상기 메모리 제어기는, 원 데이터가 나누어진 복수의 서브데이터로부터 논블록킹 부호를 생성하고, 상기 논블록킹 부호를 상기 제2 메모리 모듈에 쓰고, 상기 복수의 서브데이터를 각각 상기 복수의 제1 메모리 모듈에 쓰며, 읽기 요청 시에 소정 조건 하에서 상기 복수의 제1 메모리 모듈 중 일부 제1 메모리 모듈로부터 읽은 상기 복수의 서브데이터 중 일부 서브데이터와 상기 제2 메모리 모듈로부터 읽은 상기 논블록킹 부호로부터 상기 원 데이터를 재구성하고,각 제1 메모리 모듈의 메모리 셀 어레이는 복수의 파티션으로 분할되어 있으며,상기 소정 조건은 상기 복수의 서브데이터 중 다른 일부 서브데이터가 저장된 파티션에서 쓰기 동작이 진행 중인 조건을 포함하는 메모리 시스템
|
| 2 |
2
제1항에서,상기 메모리 제어기는, 중앙 처리 유닛(central processing unit, CPU)으로부터의 쓰기 요청에 따라 상기 쓰기 요청에 해당하는 데이터를 저장하는 캐시를 포함하는 메모리 시스템
|
| 3 |
3
제2항에서,상기 원 데이터가 상기 캐시에 저장되어 있는 경우, 상기 메모리 제어기는, 상기 캐시에 저장된 상기 원 데이터를 상기 메모리 서브시스템으로 마이그레이션할 때, 상기 논블록킹 부호를 상기 제2 메모리 모듈에 쓰고, 상기 복수의 서브데이터를 각각 상기 복수의 제1 메모리 모듈에 쓰는 메모리 시스템
|
| 4 |
4
제3항에서,상기 복수의 서브데이터는 제1 서브데이터와 제2 서브데이터를 포함하며,상기 복수의 서브데이터를 각각 상기 복수의 제1 메모리 모듈에 쓸 때, 상기 메모리 제어기는 상기 제1 서브데이터를 상기 복수의 제1 메모리 모듈 중 대응하는 제1 메모리 모듈에 쓰고, 상기 제1 서브데이터의 쓰기 완료된 후에 상기 제2 서브데이터를 상기 복수의 제1 메모리 모듈 중 대응하는 제1 메모리 모듈에 쓰는메모리 시스템
|
| 5 |
5
제4항에서,상기 복수의 서브데이터가 상기 복수의 제1 메모리 모듈로 쓰는 것인 완료된 후, 상기 메모리 제어기는 상기 원 데이터를 상기 캐시에서 제거하는 메모리 시스템
|
| 6 |
6
제4항에서,상기 제1 서브데이터를 상기 대응하는 제1 메모리 모듈에 쓸 때, 상기 메모리 제어기는 상기 논블록킹 부호를 상기 제2 메모리 모듈에 쓰는 메모리 시스템
|
| 7 |
7
제4항에서,상기 원 데이터를 상기 메모리 서브시스템으로 마이그레이션하는 동안 상기 원 데이터에 대해서 캐시 히트가 발생하는 경우, 상기 메모리 제어기는 상기 원 데이터의 마이그레이션을 중지하는 메모리 시스템
|
| 8 |
8
삭제
|
| 9 |
9
제1항에서,상기 메모리 제어기는, 중앙 처리 유닛(central processing unit, CPU)으로부터의 쓰기 요청에 따라 상기 쓰기 요청에 해당하는 데이터를 저장하는 캐시를 포함하며,상기 소정 조건은 상기 원 데이터의 상기 읽기 요청에 대해서 캐시 미스가 발생하는 조건을 더 포함하는 메모리 시스템
|
| 10 |
10
제2항에서,상기 캐시는 비휘발성 메모리로 구현되는 메모리 시스템
|
| 11 |
11
제1항에서,상기 메모리 시스템은 컴퓨팅 디바이스의 CPU에 의해 사용되는 메인 메모리인, 메모리 시스템
|
| 12 |
12
상변화 메모리로 구현되는 제1 메모리 모듈 및 제2 메모리 모듈, 그리고 상변화 메모리보다 쓰기 속도가 빠른 메모리로 구현되는 제3 메모리 모듈을 포함하는 메모리 서브시스템에 복수의 채널을 통해 연결되는 메모리 제어 장치로서,중앙 처리 유닛(central processing unit, CPU)로부터의 쓰기 요청에 따라 상기 쓰기 요청에 해당하는 데이터를 저장하는 캐시, 그리고상기 캐시에 저장된 원 데이터를 제1 서브데이터와 제2 서브데이터를 포함하는 복수의 서브데이터로 나누고, 상기 복수의 서브데이터로부터 논블록킹 부호를 생성하며, 마이그레이션 시에 상기 제1 서브데이터를 상기 제1 메모리 모듈에 쓰고, 상기 제2 서브데이터를 상기 제2 메모리 모듈에 쓰고, 상기 논블록킹 부호를 상기 제3 메모리 모듈에 쓰고, 상기 CPU로부터의 읽기 요청 시에 소정 조건 하에서 상기 제2 메모리 모듈로부터 상기 제2 서브데이터를 읽지 않고 상기 제1 메모리 모듈로부터 읽은 상기 제1 서브데이터와 상기 제3 메모리 모듈로부터 읽은 상기 논블록킹 부호로부터 상기 원 데이터를 재구성하는 메모리 제어기를 포함하며,상기 제2 메모리 모듈의 메모리 셀 어레이는 복수의 파티션으로 분할되어 있으며,상기 소정 조건은 상기 제2 서브데이터가 저장된 파티션에서 쓰기 동작이 진행 중인 조건을 포함하는 메모리 제어 장치
|
| 13 |
13
제12항에서,상기 메모리 제어기는 상기 제1 및 제2 서브데이터 중 어느 하나의 서브데이터를 상기 제1 및 제2 메모리 모듈 중 대응하는 메모리 모듈에 쓰고, 상기 어느 하나의 서브데이터의 쓰기 완료된 후에 상기 제1 및 제2 서브데이터 중 다른 하나의 서브데이터를 상기 제1 및 제2 메모리 모듈 중 대응하는 메모리 모듈에 쓰는메모리 제어 장치
|
| 14 |
14
제13항에서,상기 제1 및 제2 서브데이터가 상기 제1 및 제2 메모리 모듈로 쓰는 것인 완료된 후, 상기 메모리 제어기는 상기 원 데이터를 상기 캐시에서 제거하는 메모리 제어 장치
|
| 15 |
15
제13항에서,상기 어느 하나의 서브데이터를 상기 대응하는 메모리 모듈에 쓸 때, 상기 메모리 제어기는 상기 논블록킹 부호를 상기 제3 메모리 모듈에 쓰는 메모리 제어 장치
|
| 16 |
16
제13항에서,상기 마이그레이션 동안 상기 원 데이터에 대해서 캐시 히트가 발생하는 경우, 상기 메모리 제어기는 상기 원 데이터의 마이그레이션을 중지하는 메모리 제어 장치
|
| 17 |
17
삭제
|
| 18 |
18
제12항에서,상기 소정 조건은 상기 원 데이터의 상기 읽기 요청에 대해서 캐시 미스가 발생하는 조건을 더 포함하는 메모리 제어 장치
|
| 19 |
19
제12항에서,상기 캐시는 비휘발성 메모리로 구현되는 메모리 제어 장치
|
| 20 |
20
제12항 내지 제16항, 제18항, 제19항 중 어느 한 항에 기재된 상기 메모리 제어 장치, 그리고상기 메모리 서브시스템을 포함하는 메모리 시스템
|
