| 1 |
1
제1기판 상에 형성된 반도체 소자를 준비하는 제1단계;제1접착층을 이용하여 제2기판과 제3기판을 제1본딩하여 임시기판 구조체를 형성하는 제2단계;상기 반도체 소자의 상측으로 제2기판과 접촉되도록 상기 임시기판 구조체를 안착시켜 엠보싱 공정 또는 경화 공정을 수행하여 상기 제2기판을 변형시켜 상기 제2기판 내부에 상기 반도체 소자가 포함되도록 상기 반도체 소자와 제2기판을 제2본딩시키는 제3단계;상기 반도체 소자로부터 제1기판을 분리하는 제4단계;제2접착층을 이용하여 상기 반도체 소자와 제4기판을 제3본딩하는 제5단계; 및상기 제4기판 상에 본딩된 반도체 소자에서 상기 임시기판 구조체를 제거하는 제6단계;를 포함하며,상기 임시기판 구조체는,제2기판은 유연한(flexible) 소재로 형성되며, 제3기판은 상기 제2기판에 대해 상대적으로 단단한(rigid) 소재로 형성되는 것을 특징으로 하는 임시기판 구조체를 이용한 플렉서블 반도체 소자의 제조방법
|
| 2 |
2
제1항에 있어서, 상기 제1단계는,상기 제1기판 상에 버퍼층을 형성하고 반도체 소자를 형성하거나,상기 제1기판 상에 희생층을 형성하고, 상기 희생층 상에 버퍼층을 형성하고 반도체 소자를 형성하거나, 또는상기 제1기판 상에 버퍼층을 형성하고, 상기 버퍼층 상에 희생층을 형성하고 반도체 소자를 형성하는 것을 특징으로 하는 임시기판 구조체를 이용한 플렉서블 반도체 소자의 제조방법
|
| 3 |
3
제 2항에 있어서, 상기 희생층은,상기 제1기판 및 상기 버퍼층보다 낮은 에너지 밴드갭을 가지는 물질로 이루어지거나,또는 화학적으로 용액에 제거가 가능한 물질로 이루어지며,상기 화학적으로 용액에 의한 희생층의 제거는 Hydrogen fluoride(HF), Buffered Oxide Etchant(BOE), Acetic acid(CH3COOH), Hydrochloric acid(HCl), Nitric acid (HNO3), Phosphoric acid (H3PO4), Sulphuric acid (H2SO4), Potassium hydroxide(KOH), Water, Ethylene glycol(C2H6O2), Sodium hydroxide(NaOH), Water(H2O), H2O2(Hydrogen peroxide) 중 하나 이상의 용액을 포함하며, 상온에서 200℃의 온도 범위에서 디핑(Dipping) 또는 초음파 분해(Sonication)를 이용하는 것을 특징으로 하는 임시기판 구조체를 이용한 플렉서블 반도체 소자의 제조방법
|
| 4 |
4
제 1항에 있어서, 상기 반도체 소자는,P-N 접합, 박막 트랜지스터, 단일 접합 솔라셀(Single junction solar cell), 다중 접합 솔라 셀, 포토다이오드, 발광 다이오드(Light emitting diode, LED), 마이크로 엘이디 (Micro LED), 레이저, 레이저 다이오드(Laser diode), CMOS(Complementary metaloxidesemiconductor) 디바이스, MOSFET(Metal oxide semiconductor field effect transistor) 디바이스, MESFET(Metal semiconductor field effect transistor) 디바이스, TFET(Tunnel field effect transistor) 디바이스, TD(Tunnel diode) 디바이스, 램(Random acess memory, RAM), 플래쉬 메모리(Flash memory), 마이크로프로세서(Microprocessor)로 이루어진 군에서 선택된 하나 이상, 또는 이들의 어레이 형태인 것을 특징으로 하는 임시기판 구조체를 이용한 플렉서블 반도체 소자의 제조방법
|
| 5 |
5
제 1항에 있어서, 상기 제1기판은,Si, 사파이어, AlN, Diamond, BN, SiC, GaN, GaAs, InP, Glass 및 Quartz로 이루어지는 군에서 선택되는 어느 하나의 재료로 만들어지는 것을 특징으로 하는 임시기판 구조체를 이용한 플렉서블 반도체 소자의 제조방법
|
| 6 |
6
삭제
|
| 7 |
7
제 1항에 있어서, 상기 제2기판은,폴리카보네이트(Polycarbonate, PC), 폴리에틸렌나프탈레이트(Polyethylene naphthalate, PEN), 폴리노르보넨(Polynorbornene, PN), 폴리아크릴레이트 (Polyacrylate), 폴리비닐알콜(Polyvinyl alcohol, PVA), 폴리이미드(polyimide, PI), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET), 폴리에테르설폰(Polyethersulfone, PES), 폴리스타일렌(Polystyrene, PS), 폴리프로필렌(Polypropylene, PP), 폴리에틸렌(Polyethylene, PE), 폴리염화비닐(polyvinylchloride, PVC), 폴리아미드(Polyamide, PA), 폴리부틸렌테레프탈레이트(Polybutyleneterephthalate, PBT), 폴리메타크릴레이트(Polymethyl methacrylate, PMMA), 폴리디메틸실록산(Polydimethylsiloxane, PDMS) 및 폴리올레핀(Polyolefin, PE), 및 폴리에스터(Polyester, PE) 중 어느 하나를 포함하는 것을 특징으로 하는 임시기판 구조체를 이용한 플렉서블 반도체 소자의 제조방법
|
| 8 |
8
제 1항에 있어서, 상기 제3기판은,Si, 사파이어, AlN, Diamond, BN, SiC, GaN, GaAs, InP, Quartz 및 Glass로 이루어지는 군에서 선택되는 어느 하나의 재료로 만들어지는 것을 특징으로 하는 임시기판 구조체를 이용한 플렉서블 반도체 소자의 제조방법
|
| 9 |
9
제 1항에 있어서, 상기 제1접착층 또는 제2접착층은,아크릴(Acrylic), 폴리메타크릴레이트(Polymethyl methacrylate, PMMA), Methyl methacrylate(MMA), Methacrylic acid(MAA), Butyl methacrylate (BMA), 폴리카보네이트(Polycarbonate, PC), 폴리우레탄(Polyurethane, PU), 폴리우레탄(Polyurethane, PUA), 에폭시(Epoxy), 폴리염화비닐(polyvinylchloride, PVC), 광경화성 수지 조성물, 열경화성 수지 조성물, 자연경화성 수지 조성물, 투명한 수지 조성물, 전도성 페이스트 중 어느 하나 이상이 포함되는 것을 특징으로 하는 임시기판 구조체를 이용한 플렉서블 반도체 소자의 제조방법
|
| 10 |
10
제 1항에 있어서, 상기 제4기판은,폴리카보네이트(Polycarbonate, PC), 폴리에틸렌나프탈레이트(Polyethylene naphthalate, PEN), 폴리노르보넨(Polynorbornene, PN), 폴리아크릴레이트 (Polyacrylate), 폴리비닐알콜(Polyvinyl alcohol, PVA), 폴리이미드(polyimide, PI), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET), 폴리에테르설폰(Polyethersulfone, PES), 폴리스타일렌(Polystyrene, PS), 폴리프로필렌(Polypropylene, PP), 폴리에틸렌(Polyethylene, PE), 폴리염화비닐(polyvinylchloride, PVC), 폴리아미드(Polyamide, PA), 폴리부틸렌테레프탈레이트(Polybutyleneterephthalate, PBT), 폴리메타크릴레이트(Polymethyl methacrylate, PMMA), 폴리디메틸실록산(Polydimethylsiloxane, PDMS) 및 폴리올레핀(Polyolefin, PE), 및 폴리에스터(Polyester, PE) 중 어느 하나인 것을 특징으로 하는 임시기판 구조체를 이용한 플렉서블 반도체 소자의 제조방법
|
| 11 |
11
제 1항에 있어서, 상기 제2단계의 제1본딩하는 공정은,제2기판과 제3기판 사이에 제1접착층을 형성한 후 상온에서 롤러를 이용하여 가압하거나, 또는 40℃～300℃의 범위의 온도에서 5초～1시간의 범위에서 1
|
| 12 |
12
제 1항에 있어서, 상기 제3단계의 엠보싱 공정은,상기 반도체 소자 상측으로 제2기판과 접촉되도록 상기 임시기판 구조체를 안착시킨 후 자외선 또는 마이크로웨이브를 5초~1시간 범위에서 1
|
| 13 |
13
제 1항에 있어서, 상기 제3단계의 경화 공정은,상기 제3기판 방향으로 자외선 또는 마이크로웨이브를 5초~1시간 동안 조사하는 광 경화 또는 전자기 경화 방식으로 공정을 수행하거나, 또는 40℃∼300℃의 범위의 온도에서 5초∼1시간의 범위에서 열을 가하는 열 경화 방식 공정으로 이루어지는 것을 특징으로 하는 임시기판 구조체를 이용한 플렉서블 반도체 소자의 제조방법
|
| 14 |
14
제 1항에 있어서, 상기 제5단계의 제3본딩하는 공정은,상기 반도체 소자와 제4기판 사이에 제2접착층을 형성한 후 상온에서 롤러를 이용하여 가압하거나, 또는 40℃～300℃의 범위의 온도에서 5초～1시간의 범위에서 1
|
| 15 |
15
제 1항에 있어서, 상기 제4단계의 제1기판을 분리하는 단계는,레이저 리프트 오프 공정 또는 케미컬 리프트 오프 공정에 의하여 수행되는 것을 특징으로 하는 임시기판 구조체를 이용한 플렉서블 반도체 소자의 제조방법
|
| 16 |
16
제 1항에 있어서, 상기 반도체 소자는,메사 아이솔레이션(Mesa isolation) 에칭 공정을 수행하여 제1기판의 일부가 노출되는 것을 특징으로 하는 임시기판 구조체를 이용한 플렉서블 반도체 소자의 제조방법
|
| 17 |
17
제 1항에 있어서, 상기 제6단계의 반도체소자에서 상기 임시기판 구조체를 제거하기 전에, 상기 제3기판 방향으로 자외선 또는 마이크로웨이브를 5초~1시간 동안 조사하거나, 또는 40℃~300℃의 범위의 온도에서 5초~1시간의 범위에서 열을 가하여,상기 제2본딩의 결합력 또는 상기 제1접착층의 접착특성을 저하시키는 것을 특징으로 하는 임시기판 구조체를 이용한 플렉서블 반도체 소자의 제조방법
|
| 18 |
18
제 1항에 있어서, 상기 제6단계에서 제4기판의 하부에 제3접착층을 형성하여 상기 제4기판 상에 본딩된 반도체 소자를 특정 장소에 접착시킬 수 있도록 하며,상기 제3접착층은 아크릴(Acrylic), 폴리메타크릴레이트(Polymethyl methacrylate, PMMA), Methyl methacrylate(MMA), Methacrylic acid(MAA), Butyl methacrylate (BMA), 폴리카보네이트(Polycarbonate, PC), 폴리우레탄(Polyurethane, PU), 폴리우레탄(Polyurethane, PUA), 에폭시(Epoxy), 폴리염화비닐(polyvinylchloride, PVC), 광경화성 수지 조성물, 열경화성 수지 조성물, 자연경화성 수지 조성물, 투명한 수지 조성물, 전도성 페이스트 중 어느 하나 이상이 포함되는 것을 특징으로 하는 임시기판 구조체를 이용한 플렉서블 반도체 소자의 제조방법
|
| 19 |
19
제 1항에 있어서, 상기 반도체 소자는,제1기판 상에 버퍼층, 상기 버퍼층 상에 형성된 채널층, 상기 채널층 상에 형성된 장벽층, 상기 장벽층 상에 형성된 소스 전극 및 드레인 전극, 그리고 상기 소스 전극 및 드레인 전극 사이의 일부 영역에 형성된 검지물질층을 구비하는 고전자 이동도 트랜지스터(High Electron Mobility Transistor, HEMT) 센서 소자로 이루어진 것을 특징으로 하는 임시기판 구조체를 이용한 플렉서블 반도체 소자의 제조방법
|
| 20 |
20
제 19항에 있어서, 상기 검지물질층은,상기 장벽층의 일부가 식각되어 만들어진 리세스 영역에 형성된 것을 특징으로 하는 임시기판 구조체를 이용한 플렉서블 반도체 소자의 제조방법
|
| 21 |
21
제 19항에 있어서,상기 버퍼층 또는 채널층은 갈륨(Ga)과 질소(N) 중 적어도 하나를 포함하고,상기 장벽층은 AlxGa1-xN, InxAl1-xN 또는 InxAlyGaN 을 포함하고,상기 AlxGa1-xN층의 x값은 0003c#x≤1 이거나, 또는상기 InxAl1-xN층의 x값은 0003c#x≤1 이거나, 또는 상기 InxAlyGaN층의 x와 y값은 0003c#x≤1, 0003c#y≤1, 0003c#(x+y)≤1 인 것을 특징으로 하는 임시기판 구조체를 이용한 플렉서블 반도체 소자의 제조방법
|
| 22 |
22
제 19항에 있어서,상기 장벽층과 상기 검지물질층의 수직방향 사이에 GaN 캡층(cap layer), 검지 감도 향상층, 보호층 및 절연층 중 적어도 하나 이상 형성되어 있는 것을 특징으로 하는 임시기판 구조체를 이용한 플렉서블 반도체 소자의 제조방법
|
| 23 |
23
제 19항에 있어서,상기 장벽층 상에 게이트 전극이 하나 이상 형성되며, 상기 게이트 전극이 검지물질층의 일부와 접촉되어 있는 것을 특징으로 하는 임시기판 구조체를 이용한 플렉서블 반도체 소자의 제조방법
|
| 24 |
24
삭제
|
