| 1 |
1
복수의 NMOS 주 트랜지스터를 포함하는 NMOS 주 트랜지스터부;상기 NMOS 주 트랜지스터부와 상호보완적(complementary)으로 연결되고, 복수의 PMOS 주 트랜지스터를 포함하는 PMOS 주 트랜지스터부;상기 NMOS 주 트랜지스터부와 병렬로 연결되고, 복수의 NMOS 보조 트랜지스터를 포함하는 NMOS 보조 트랜지스터부;상기 PMOS 주 트랜지스터부와 병렬로 연결되고, 상기 NMOS 보조 트랜지스터부와 상호보완적(complementary)으로 연결되며, 복수의 PMOS 보조 트랜지스터를 포함하는 PMOS 보조 트랜지스터부; 및상기 NMOS 주 트랜지스터부, 상기 PMOS 주 트랜지스터부, 상기 NMOS 보조 트랜지스터부 및 상기 PMOS 보조 트랜지스터부에 전압을 인가하는 전압 인가부를 포함하고,상기 복수의 NMOS 주 트랜지스터는 제1 NMOS 주 트랜지스터와 제2 NMOS 주 트랜지스터를 포함하고, 상기 제2 NMOS 주 트랜지스터는 출력단과 상기 제1 NMOS 주 트랜지스터 사이에 위치하여 전류 버퍼로 동작하며,상기 복수의 NMOS 보조 트랜지스터는 제1 NMOS 보조 트랜지스터와 제2 NMOS 보조 트랜지스터를 포함하고, 상기 전압 인가부는 상기 제1 NMOS 보조 트랜지스터의 게이트단을 통해 전압을 인가하고,상기 복수의 PMOS 주 트랜지스터는 제1 PMOS 주 트랜지스터와 제2 PMOS 주 트랜지스터를 포함하며, 상기 제2 PMOS 주 트랜지스터는 상기 출력단과 상기 제1 PMOS 주 트랜지스터 사이에 위치하여 전류 버퍼로 동작하며,상기 복수의 PMOS 보조 트랜지스터는 제1 PMOS 보조 트랜지스터와 제2 PMOS 보조 트랜지스터를 포함하며, 상기 전압 인가부는 상기 제1 PMOS 보조 트랜지스터의 게이트단을 통해 전압을 인가하는저잡음 증폭기
|
| 2 |
2
제1항에 있어서,상기 전압 인가부는,상기 복수의 NMOS 주 트랜지스터 중 어느 하나의 게이트단을 통하여 전압을 인가하여 상기 NMOS 주 트랜지스터부를 턴온하고,상기 복수의 PMOS 주 트랜지스터 중 어느 하나의 게이트단을 통하여 전압을 인가하여 상기 PMOS 주 트랜지스터부를 턴온하며,상기 복수의 NMOS 보조 트랜지스터 중 어느 하나의 게이트단을 통하여 전압을 인가하여 상기 NMOS 보조 트랜지스터부를 턴온하고,상기 복수의 PMOS 보조 트랜지스터 중 어느 하나의 게이트단을 통하여 전압을 인가하여 상기 PMOS 보조 트랜지스터부를 턴온하는저잡음 증폭기
|
| 3 |
3
제2항에 있어서,상기 NMOS 주 트랜지스터부와 상기 PMOS 주 트랜지스터부는 상기 전압을 인가받아 트랜스컨덕턴스(transconductance) 소자로서 구동되며, 상기 인가된 전압의 신호를 증폭하고, 상기 신호의 증폭 시 제1 신호, 제2 신호 및 제3 신호를 생성하는저잡음 증폭기
|
| 4 |
4
제3항에 있어서,상기 NMOS 주 트랜지스터부 및 상기 PMOS 주 트랜지스터부는 상호보완적(complementary) 연결 구조에 기초하여 상기 제2 신호의 출력 방향과 동일한 방향으로 신호 전류를 출력하여 상기 제2 신호를 무효화하는저잡음 증폭기
|
| 5 |
5
제4항에 있어서,상기 상호보완적(complementary) 연결 구조는, 상기 복수의 NMOS 주 트랜지스터 중 어느 하나의 드레인단과 상기 복수의 PMOS 주 트랜지스터 중 어느 하나의 드레인단이 상호 연결되는저잡음 증폭기
|
| 6 |
6
제4항에 있어서,상기 NMOS 보조 트랜지스터부는, 상기 NMOS 주 트랜지스터부와의 병렬 연결에 기초하여 상기 NMOS 주 트랜지스터부에서 생성된 제3 신호와 반대 극성의 신호를 생성하여 상기 NMOS 주 트랜지스터부에서 생성된 제3 신호를 무효화하고,상기 PMOS 보조 트랜지스터부는, 상기 PMOS 주 트랜지스터부와의 병렬 연결에 기초하여 상기 PMOS 주 트랜지스터부에서 생성된 제3 신호와 반대 극성의 신호를 생성하여 상기 PMOS 주 트랜지스터부에서 생성된 제3 신호를 무효화하는저잡음 증폭기
|
| 7 |
7
제6항에 있어서,상기 제1 신호는, 상기 증폭된 신호의 원신호에 상응하고,상기 제2 신호는, 상기 원신호의 제1 왜곡 신호에 상응하며,상기 제3 신호는, 상기 원신호의 제2 왜곡 신호에 상응하는저잡음 증폭기
|
| 8 |
8
제2항에 있어서,상기 복수의 NMOS 보조 트랜지스터 중 상기 전압을 인가받는 NMOS 보조 트랜지스터를 제외한 나머지의 NMOS 보조 트랜지스터는, 상기 복수의 NMOS 주 트랜지스터 중 상기 전압을 인가받는 NMOS 주 트랜지스터를 제외한 나머지의 NMOS 주 트랜지스터와의 병렬 구조에 기초하여 상기 나머지의 NMOS 주 트랜지스터에 의하여 생성되는 제3 신호를 무효화하는저잡음 증폭기
|
| 9 |
9
제8항에 있어서,상기 복수의 PMOS 보조 트랜지스터 중 상기 전압을 인가받는 PMOS 보조 트랜지스터를 제외한 나머지의 PMOS 보조 트랜지스터는, 상기 복수의 PMOS 주 트랜지스터 중 상기 전압을 인가받는 PMOS 주 트랜지스터를 제외한 나머지의 PMOS 주 트랜지스터와의 병렬 구조에 기초하여 상기 나머지의 PMOS 주 트랜지스터에 의하여 생성되는 제3 신호를 무효화하는저잡음 증폭기
|
| 10 |
10
제9항에 있어서,상기 NMOS 주 트랜지스터부는, 상기 나머지의 NMOS 주 트랜지스터를 이용하여 제2 신호의 피드백을 감소시키고,상기 PMOS 주 트랜지스터부는, 상기 나머지의 PMOS 주 트랜지스터를 이용하여 제2 신호의 피드백을 감소시키는저잡음 증폭기
|
