| 1 |
1
상보적(Complementary)으로 연결된 제1 NMOS 트랜지스터 및 제1 PMOS 트랜지스터를 포함하는 제1 증폭부;상기 제1 증폭부의 출력을 수신하고, 상보적으로 연결된 제2 NMOS 트랜지스터 및 제2 PMOS 트랜지스터를 포함하는 제2 증폭부 및 상기 제2 증폭부의 출력을 상기 제1 증폭부의 입력으로 피드백하는 제1 피드백 패스(Feedback path) 상에 위치하는 피드백부 를 포함하고,상기 제1 증폭부는 상기 제1 NMOS 트랜지스터와 상기 제1 PMOS 트랜지스터 사이에 위치한 제1 노드 및 상기 제2 NMOS 트랜지스터와 상기 제2 PMOS 트랜지스터 사이에 위치한 제2 노드를 연결하는 연결 라인을 통해 상기 제1 증폭부의 출력을 상기 제2 증폭부로 전달하며, 상기 제1 증폭부 및 제2 증폭부는상기 연결 라인 및 본드 와이어(Bond-wire)의 인덕턴스(Inductance) 성분에 기초하여 제2 피드백 패스를 형성하는 광대역 증폭기
|
| 2 |
2
삭제
|
| 3 |
3
삭제
|
| 4 |
4
제1항에 있어서상기 본드 와이어는 상기 제1 증폭부 및 제2 증폭부를 전원라인(VDD) 및 접지라인(GND)과 각각 연결하는 배선인 것을 특징으로 하는광대역 증폭기
|
| 5 |
5
제1항에 있어서,상기 제1 증폭부는 상기 제1 PMOS 트랜지스터의 소스(Source)를 통해 전원라인(VDD)과 연결되고, 상기 제1 NMOS 트랜지스터의 소스를 통해 접지라인(GND)과 연결되는 광대역 증폭기
|
| 6 |
6
제1항에 있어서,상기 제1 증폭부는 상기 제1 NMOS 트랜지스터의 게이트(Gate) 및 상기 제1 PMOS 트랜지스터의 게이트와 연결되는 입력 노드를 더 포함하는 광대역 증폭기
|
| 7 |
7
제1항에 있어서,상기 제2 증폭부는 상기 제2 NMOS 트랜지스터의 드레인(Drain)을 통해 전원라인(VDD)과 연결되고, 상기 제2 PMOS 트랜지스터의 드레인을 통해 접지라인(GND)과 연결되는광대역 증폭기
|
| 8 |
8
제1항에 있어서, 상기 제2 증폭부는 상기 제2 NMOS 트랜지스터의 드레인(Drain) 및 상기 제2 PMOS 트랜지스터의 드레인과 연결되는 출력노드를 더 포함하는 광대역 증폭기
|
| 9 |
9
제1항에 있어서,상기 피드백부는 상보적으로 연결된 제3 NMOS 트랜지스터 및 제3 PMOS 트랜지스터를 포함하는광대역 증폭기
|
| 10 |
10
제9항에 있어서, 상기 피드백부는 상기 제3 NMOS 트랜지스터의 드레인(Drain)을 통해 전원라인(VDD)과 연결되고, 상기 제3 PMOS 트랜지스터의 드레인을 통해 접지라인(GND)과 연결되는광대역 증폭기
|
