| 1 |
1
제1 도전형 불순물로 도핑된 제1 도전형 드리프트층,상기 제1 도전형 드리프트층의 상면에 형성되며, 제2 도전형 불순물로 도핑된 제2 도전형 베이스,상기 제2 도전형 베이스의 내부에 형성되며, 상기 제1 도전형 불순물로 도핑된 제1 도전형 소스 영역,상기 제1 도전형 소스 영역에 전기적으로 연결된 소스, 및상기 제2 도전형 베이스에 인접하게 형성된 게이트를 포함하는 액티브 영역; 상기 액티브 영역을 둘러싸며 상기 전력 반도체 내부에서 발생하는 전계의 집중을 방지하며, 상기 전계를 분산시키는 엣지 터미네이션 영역; 및상기 액티브 영역과 상기 엣지 터미네이션 영역 사이에 위치하며, 상기 소스와 상기 게이트 사이에 전기적으로 연결된 ESD 보호회로를 포함하는 전력 반도체
|
| 2 |
2
청구항 1에 있어서, 상기 ESD 보호회로는 백투백 제너 다이오드를 포함하되, 상기 백투백 제너 다이오드는,상기 제1 도전형 드리프트층의 상면에 형성되며 일측이 상기 소스에 전기적으로 연결된 제1 도전형의 제1 제너 다이오드 영역; 상기 제1 도전형 드리프트층의 상면에 형성되며 일측이 상기 게이트에 전기적으로 연결된 제1 도전형의 제2 제너 다이오드 영역; 및 상기 제1 도전형 드리프트층의 상면에 형성되며 상기 제1 제너 다이오드 영역 및 상기 제2 제너 다이오드 영역과 PN 접합하는 제2 도전형의 제3 제너 다이오드 영역을 포함하는 전력 반도체
|
| 3 |
3
청구항 2에 있어서, 상기 ESD 보호회로는 전기적으로 연결된 4개의 백투백 제너 다이오드를 포함하는 전력 반도체
|
| 4 |
4
청구항 2 또는 청구항 3에 있어서, 상기 제3 제너 다이오드 영역의 폭은 4
|
| 5 |
5
청구항 2 또는 청구항 3에 있어서, 상기 제3 제너 다이오드 영역의 제2 도전형 불순물의 도스는 약 3×1014 cm-2인 전력 반도체
|
