| 1 |
1
하나의 기판의 절단에 의해 형성할 수 있는 최소사이즈 단위 칩의 기저이며, 제1 영역과 제2 영역으로 분할된 기판; 상기 기판 전면(whole surface)에 배치되는 제1 타입층; 상기 제1 영역의 제1 타입층의 상에 제1 컬러를 발광하는 제1 발광패턴이 배치된 제1 부화소; 상기 제2 영역의 제1 타입층 상에 배치되는 폴리머 본딩패턴; 및 상기 폴리머 본딩패턴 상에 상기 폴리머 본딩패턴에 오버랩되도록 배치되는 제2타입패턴과, 상기 제2 타입패턴 상에 제2 컬러를 발광하는 제2 발광패턴이 배치된 제2 부화소; 를 포함하고, 상기 하나의 기판의 절단에 의해 형성할 수 있는 최소사이즈 단위 칩을 분할하여 각각 배치된 상기 제2 부화소 및 상기 제1 부화소는, 서로 다른 색상을 발광하는 것을 특징으로 하는 발광 다이오드 칩
|
| 2 |
2
제 1항에 있어서, 상기 하나의 기판의 절단에 의해 형성할 수 있는 최소사이즈 단위 칩을 분할하여 배치되는 상기 제2 부화소의 제2 발광패턴과 상기 제1 부화소의 제1 발광패턴은 상기 하나의 최소사이즈 단위 칩의 전체 면적 중 80% 내지 90% 범위의 면적으로 배치되는 것을 특징으로 하는 발광 다이오드 칩
|
| 3 |
3
제 1항에 있어서, 상기 제1 영역과 제2 영역의 면적은 두 부화소의 광효율비와 화소배치구도에 따라 m:n 내지 n:m 으로 분할되고, m은 3 내지 7이고, n은 3 내지 7인 것을 특징으로 하는 하는 발광 다이오드 칩
|
| 4 |
4
제 1항에 있어서, 상기 제1 영역에 배치되는 제1 발광패턴과, 제2 영역 상에 배치되는 제2 발광패턴 각각의 면적은 색 조합에 따라 K:L 내지 L:K범위로 배치되고, K는 3내지 6이고, L은 3 내지 6인 것을 특징으로 하는 발광 다이오드 칩
|
| 5 |
5
제 1항에 있어서, 상기 제1 부화소 및 제2 부화소에 각각 배치된 상기 제1 발광패턴 및 제2 발광패턴은 서로 다른 에너지 밴드갭을 갖는 것을 특징으로 하는 발광 다이오드 칩
|
| 6 |
6
제 1항에 있어서, 상기 폴리머 본딩패턴은 OCR(Optical Clear Resin), OCA(Optically Clear Adhesive), SU-8 및 이들의 혼합물 중 선택되는 어느 하나인 것을 특징으로 하는 발광 다이오드 칩
|
| 7 |
7
제 1항에 있어서, 상기 폴리머 본딩패턴은 3um 내지 6um범위의 두께로 배치되는 것을 특징으로 하는 발광 다이오드 칩
|
| 8 |
8
제 1항에 있어서, 상기 폴리머 본딩패턴은 상기 제1 발광패턴과 동일층 상에 배치되고, 상기 제1 발광패턴보다 두꺼운 두께로 배치되는 것을 특징으로 하는 발광 다이오드 칩
|
| 9 |
9
하나의 기판의 절단에 의해 형성할 수 있는 최소사이즈 단위 칩의 기저인 제1 칩기판 상에 제1 컬러를 발광하는 제1 부화소 및 제2 컬러를 발광하는 제2 부화소로 분할된 제1 발광 다이오드 칩이 배치되는 제1 서브픽셀; 및 하나의 기판의 절단에 의해 형성할 수 있는 최소사이즈 단위 칩의 기저인 제2 칩기판 상에 제3 컬러를 발광하는 제3부화소 및 제4 컬러를 발광하는 제4 부화소로 분할된 제2 발광 다이오드 칩이 배치되는 제2 서브픽셀; 을 포함하고, 상기 제1 내지 제4 부화소 중 적어도 2이상의 부화소는 서로 다른 색상을 발광하며,상기 제1 서브픽셀과 제2 서브픽셀을 조합하여 하나의 화소를 형성하는 것을 특징으로 하고,상기 제1 발광 다이오드 칩은,하나의 기판의 절단에 의해 형성할 수 있는 최소사이즈 단위 칩의 기저이며, 제1 영역과 제2 영역으로 분할된 상기 제1 칩기판, 상기 제1 칩기판 전면(whole surface)에 배치되는 제1 타입층, 상기 제1 영역의 제1 타입층의 상에 제1 컬러를 발광하는 제1 발광패턴이 배치된 제1 부화소, 상기 제2 영역의 제1 타입층 상에 배치되는 제1 폴리머 본딩패턴 및 상기 제1 폴리머 본딩패턴 상에 상기 제1 폴리머 본딩패턴에 오버랩되도록 배치되는 제2 타입패턴과, 상기 제2 타입패턴 상에 제2 컬러를 발광하는 제2 발광패턴이 배치된 제2 부화소를 포함하고, 상기 하나의 기판의 절단에 의해 형성할 수 있는 최소사이즈 단위 칩을 분할하여 각각 배치된 상기 제2 부화소 및 상기 제1 부화소는, 서로 다른 색상을 발광하는 것을 특징으로 하는 발광 다이오드 패널
|
| 10 |
10
삭제
|
| 11 |
11
제 9항에 있어서,상기 제2 발광 다이오드 칩은,하나의 기판의 절단에 의해 형성할 수 있는 최소사이즈 단위 칩의 기저이며, 제3 영역과 제4 영역으로 분할된 상기 제2 칩기판, 상기 제2 칩기판 전면(whole surface)에 배치되는 제1 타입층, 상기 제3 영역의 제1 타입층의 상에 제3 컬러를 발광하는 제3 발광패턴이 배치된 제3 부화소, 상기 제4 영역의 제1 타입층 상에 배치되는 제2 폴리머 본딩패턴 및 상기 제2 폴리머 본딩패턴 상에 상기 제2 폴리머 본딩패턴에 오버랩되도록 배치되는 제2 타입패턴과, 상기 제2 타입패턴 상에 제4 컬러를 발광하는 제4 발광패턴이 배치된 제4 부화소를 포함하고, 상기 하나의 기판의 절단에 의해 형성할 수 있는 최소사이즈 단위 칩을 분할하여 각각 배치된 상기 제4 부화소 및 상기 제3 부화소는, 서로 다른 색상을 발광하는 것을 특징으로 하는 발광 다이오드 패널
|
| 12 |
12
제11항에 있어서, 상기 제1 폴리머 본딩패턴 및 제2 폴리머 본딩패턴은 동일한 투명 본딩 재료인 것을 특징으로 하는 발광 다이오드 패널
|
| 13 |
13
제1 기판의 전면(whole surface) 상에 제1 타입층을 형성하고 상기 제1 타입층의 제1 영역 상에 제1 컬러를 발광하는 제1 발광패턴을 형성하여 제1 부화소 기판을 준비하고, 제2 기판 상에 제2 발광층과 제2 타입층을 순차적으로 성장시켜 제2 부화소 기판을 준비하는 단계; 상기 제1 부화소 기판 상에 폴리머를 도포하여 폴리머 본딩층을 형성하는 단계; 상기 폴리머 본딩층이 형성된 제1 부화소 기판과 상기 제2 부화소 기판을 합착시키고 경화시켜 상기 제1부화소 기판과 상기 제2 부화소 기판이 본딩된 합착기판을 형성하는 단계; 상기 합착기판 상에서 상기 제2 기판을 제거시켜 상기 제2 발광층을 노출시키는 단계; 상기 제2 발광층 및 제2 타입층의 일부를 식각하여 상기 제1 영역에 인접한 제2 영역 상에 제2 발광패턴과 제2 타입패턴을 형성하고, 상기 제1 영역에 배치된 상기 폴리머 본딩층의 일부를 노출시키는 단계; 및 상기 제1 영역에 노출된 상기 폴리머 본딩층을 식각하여 상기 제1 발광패턴 및 상기 제1 타입층의 일부을 노출시키고, 상기 제2 영역 상에 폴리머 본딩패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 발광 다이오드 칩의 제조방법
|
| 14 |
14
제 13항에 있어서,상기 제1 부화소 기판 상에 폴리머를 도포하여 폴리머 본딩층을 형성하는 단계에 있어서,상기 폴리머 본딩층은 상기 제1 부화소 기판의 일면에 평탄면을 형성하는 단계인 것을 특징으로 하는 발광 다이오드 칩의 제조방법
|
| 15 |
15
제 13항에 있어서, 상기 제1 부화소 기판 상에 폴리머를 도포하여 폴리머 본딩층을 형성하는 단계에 있어서,상기 폴리머 본딩층은 3um 내지 6um 범위의 두께로 형성되는 것을 특징으로 하는 발광 다이오드 칩의 제조방법
|
| 16 |
16
제 13항에 있어서, 상기 폴리머 본딩층이 형성된 제1 부화소 기판과 상기 제2 부화소 기판을 합착시키고 경화시켜 상기 제1 부화소 기판과 상기 제2 부화소 기판이 본딩된 합착기판을 형성하는 단계에 있어서, 상기 합착기판은 상기 폴리머 본딩층과, 상기 제2 부화소 기판의 제2 타입층이 합착면을 이루는 것을 특징으로 하는 발광 다이오드 칩의 제조방법
|
| 17 |
17
제 13항에 있어서, 상기 폴리머 본딩층이 형성된 제1 부화소 기판과 상기 제2 부화소 기판을 합착시키고 경화시켜 상기 제1 부화소 기판과 상기 제2 부화소 기판이 본딩된 합착기판을 형성하는 단계에 있어서,상기 경화는 150℃ 내지 250℃ 범위에서 30분 내지 150분 범위 동안 실시하는 것을 특징으로 하는 발광 다이오드 칩의 제조방법
|
| 18 |
18
제 13항에 있어서, 상기 합착기판 상에서 상기 제2 기판을 제거시켜 상기 제2 발광층을 노출시키는 단계에 있어서, 상기 제2 기판에 제공되는 식각액을 제어하여 상기 제2 기판만을 선택적으로 식각하는 방법으로 상기 제2 기판과 상기 제2 발광층 사이에 에칭스토퍼를 형성하여 상기 제2 기판만을 식각하는 방법 및 상기 제2 기판과 상기 제2 발광층 사이에 희생층을 형성하여 상기 희생층을 제거하여 상기 제2 기판을 상기 합착기판 상에서 탈착시키는 방법 중 선택되는 어느 하나의 방법인 것을 특징으로 하는 발광 다이오드 칩의 제조방법
|
| 19 |
19
제 13항에 있어서, 상기 제2 발광층 및 제2 타입층의 일부를 식각하여 상기 제1 영역에 인접한 제2 영역 상에 제2 발광패턴과 제2 타입패턴을 형성하고, 상기 제1 영역에 배치된 상기 폴리머 본딩층의 일부를 노출시키는 단계에 있어서, 상기 식각은 습식식각 방법 및 건식식각 방법 및 이들을 혼합한 식각 방법 중 선택되는 어느 하나의 방법인 것을 특징으로 하는 발광 다이오드 칩의 제조방법
|
| 20 |
20
제 13항에 있어서, 상기 제2 발광층 및 제2 타입층의 일부를 식각하여 상기 제1 영역에 인접한 제2 영역 상에 제2 발광패턴과 제2 타입패턴을 형성하고, 상기 제1 영역에 배치된 상기 폴리머 본딩층의 일부를 노출시키는 단계 이후에, 상기 제2 발광패턴 및 상기 제2타입패턴 상에 각각 패드를 형성하는 단계를 더 포함하는 것을 특징으로 하는 발광 다이오드 칩의 제조방법
|
