| 1 |
1
블로킹 절연막;상기 블로킹 절연막 상에 돌출된 핀(fin) 형상의 제 1 반도체층;상기 제 1 반도체층에 채널 영역을 사이에 두고 이격되어 상기 채널 영역과 반대 타입의 도전형으로 형성된 소스/드레인 영역; 상기 채널 영역 상에 상기 핀 형상을 따라 형성된 제 2 반도체층; 및상기 블로킹 절연막 상에서 상기 핀 형상과 교차하는 방향으로 상기 채널 영역과 상기 제 2 반도체층을 감싸며 형성된 게이트 절연막과 게이트를 포함하여 구성되되,상기 제 2 반도체층은 입계(grain boundary)로 정공을 포획하는 정공 포획층으로 상기 채널 영역 및 상기 소스/드레인 영역에 접하여 형성된 것을 특징으로 하는 1T 디램 셀 소자
|
| 2 |
2
제 1 항에 있어서,상기 제 2 반도체층은 상기 제 1 반도체층과 동일한 반도체 물질층이나 상기 제 1 반도체층보다 결정성이 낮은 것을 특징으로 하는 1T 디램 셀 소자
|
| 3 |
3
제 2 항에 있어서,상기 반도체 물질층은 실리콘계 물질층인 것을 특징으로 하는 1T 디램 셀 소자
|
| 4 |
4
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,상기 블로킹 절연막은 실리콘 기판상에 형성된 실리콘 산화막 또는 SOI(Silicon-On-Insulator) 기판의 매몰 산화막(BOX)이고,상기 채널 영역은 상기 게이트에 쓰기 전압 인가시 상기 드레인 영역으로 밴드 대 밴드 터널링(band-to-band tunneling)이 일어나도록 불순물이 도핑된 것을 특징으로 하는 1T 디램 셀 소자
|
| 5 |
5
제 4 항에 있어서,상기 제 1 반도체층은 단결정 실리콘이고,상기 제 2 반도체층은 폴리 실리콘인 것을 특징으로 하는 1T 디램 셀 소자
|
| 6 |
6
실리콘 기판상에 화학기상증착 또는 열산화 방식으로 실리콘 산화막을 형성하는 단계;상기 실리콘 산화막 상에 화학기상증착 방식을 통해 폴리 실리콘을 증착 후 고온 공정으로 결정질 실리콘으로 만들어 제 1 반도체층을 형성하는 단계;상기 제 1 반도체층 상에 화학기상증착 방식을 통해 폴리 실리콘을 한 번 더 증착하여 제 2 반도체층을 형성하는 단계;상기 제 2 반도체층 상에 식각 마스크를 형성한 후 상기 제 2 반도체층 및 상기 제 1 반도체층을 순차 식각하여 액티브 핀을 형성하는 단계;상기 액티브 핀 상에 게이트 절연막을 형성하는 단계; 및상기 게이트 절연막 상에 게이트 물질을 증착하고 식각하여 상기 액티브 핀과 교차하는 방향으로 상기 액티브 핀을 감싸는 게이트를 형성하고, 이온주입하여 상기 게이트를 가운데 두고 드러난 상기 제 1 반도체층의 양측에 소스/드레인 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 1T 디램 셀 소자의 제조방법
|
| 7 |
7
SOI(Silicon-On-Insulator) 기판의 단결정 실리콘층을 제 1 반도체층으로 하고, 상기 제 1 반도체층 상에 화학기상증착 방식을 통해 폴리 실리콘을 증착하여 제 2 반도체층을 형성하는 단계;상기 제 2 반도체층 상에 식각 마스크를 형성한 후 상기 제 2 반도체층 및 상기 제 1 반도체층을 순차 식각하여 액티브 핀을 형성하는 단계;상기 액티브 핀 상에 게이트 절연막을 형성하는 단계; 및상기 게이트 절연막 상에 게이트 물질을 증착하고 식각하여 상기 액티브 핀과 교차하는 방향으로 상기 액티브 핀을 감싸는 게이트를 형성하고, 이온주입하여 상기 게이트를 가운데 두고 드러난 상기 제 1 반도체층의 양측에 소스/드레인 영역을 형성하는 단계를 포함하는 것을 특징으로 하는 1T 디램 셀 소자의 제조방법
|
| 8 |
8
삭제
|
| 9 |
9
SOI(Silicon-On-Insulator) 기판의 단결정 실리콘층을 제 1 반도체층으로 하고, 상기 제 1 반도체층의 상부에 이온 주입하여 저결정성의 제 2 반도체층을 형성하는 단계;상기 제 2 반도체층 상에 식각 마스크를 형성한 후 상기 제 2 반도체층 및 상기 제 1 반도체층을 순차 식각하여 액티브 핀을 형성하는 단계;상기 액티브 핀 상에 게이트 절연막을 형성하는 단계; 및상기 게이트 절연막 상에 게이트 물질을 증착하고 식각하여 상기 액티브 핀과 교차하는 방향으로 상기 액티브 핀을 감싸는 게이트를 형성하고, 이온주입하여 상기 게이트를 가운데 두고 드러난 상기 제 1 반도체층의 양측에 소스/드레인 영역을 형성하는 단계를 포함하되,상기 저결정성의 제 2 반도체층을 형성하기 위한 이온 주입은 Ar, C, Si 중 어느 하나 이상을 포함한 이온을 주입하는 것을 특징으로 하는 1T 디램 셀 소자의 제조방법
|
