| 1 |
1
기판과; 전력을 입력받는 입력 port 1을 구비하는 입력부; 입력부와 출력부의 임피던스를 매칭하는 임피던스 매칭 회로(ZT, θT); 상기 임피던스 매칭 회로로부터 분기된 결합 선로(coupled line) 타입의 제1 전송 선로와, 결합 선로 타입의 제2 전송 선로; 및 상기 출력부의 임피던스 정합 회로와 연결되며, 두 전송 라인을 통해 1/2 전력씩 분배되도록 각각의 출력 port 2, port 3을 구비하는 출력부;를 포함하는 전력분배기를 구비하며, 상기 전력 분배기는 기판의 비아 홀들(via holes) 및 추가적인 집중정수 소자들(lumped elements)을 구비하지 않는, 플렉서블 대역폭 및 대역외 소거 성능을 구비하는 결합 선로 타입의 전력 분배기
|
| 2 |
2
제1항에 있어서, 상기 출력 port 2, port 3 사이에는 분리 저항(R)을 더 포함하는 플렉서블 대역폭 및 대역외 소거 성능을 구비하는 결합 선로 타입의 전력 분배기
|
| 3 |
3
제1항에 있어서, 상기 제1 전송 전로 및 상기 제2 전송 선로는 결합 마이크로스트립 선로(coupled microstrip line)를 사용하는, 플렉서블 대역폭 및 대역외 소거 성능을 구비하는 결합 선로 타입의 전력 분배기
|
| 4 |
4
제3항에 있어서, 상기 결합 마이크로스트립 선로의 임피던스 행렬(impedance matrix)은 다음과 같이 주어지며, (1)입력 임피던스 ZIN는 다음과 같이 입력 포트에서의 전압과 전류 사이의 관계에 따라 계산되며, (2)추가로, S24 파라미터는 다음과 같이 임피던스와의 관계를 통해 얻어질 수 있으며, (3)θ0 = π/2 일 때, 계산된 값, S24 = -j이고, 이는 결합 선로 유닛(coupled line unit)의 전기적인 길이가 λ/4임을 의미하며, 임피던스 변환기(impedance transformer)의 등가 회로[도 1(b)]에 따르면, 등가 임피던스 ZEQ1 및 ZEQ2는 기본 전송 이론 및 등식(1,2)를 통해 다음과 같이 얻어지고, (4) (5)임피던스 매칭될 때 ZEQ1 = ZEQ2 임이 만족되며, 임피던스 매칭된 조건은 다음에 의해 표현되며, (6)임피던스 변환기의 전체 전기적인 길이(λD로 표시됨)가 3λ/4와 같아지도록 θ = π/2의 조건이 직렬 전송 선로들에 적용되어야 하며, 이 경우, 종래 윌킨슨 전력 분배기(PD)에서의 λD = λ/4 인 초기 조건은 결합 선로가 그 시간에 대역 저지(band stop)를 보여준다는 사실 때문에 차단되고, 3λ/4의 조건이 대신 전력 분배기(PD)의 제안된 구조를 위한 제1 통과대역이 되며, (6)의 임피던스 정합 조건은 (7)에 의해 계산되는, , 플렉서블 대역폭 및 대역외 소거 성능을 구비하는 결합 선로 타입의 전력 분배기
|
| 5 |
5
제1항에 있어서,상기 전력 분배기는 θ0 = π/2 일 때, 결합 선로 유닛(coupled line unit)의 전기적인 길이가 λ/4이며, 임피던스 변환기(impedance transformer)의 등가 회로[도 1(b)]에 따르면, 등가 임피던스 ZEQ1 및 ZEQ2는 (4) (5)임피던스 매칭될 때 ZEQ1 = ZEQ2 임이 만족되는, 플렉서블 대역폭 및 대역외 소거 성능을 구비하는 결합 선로 타입의 전력 분배기
|
| 6 |
6
제1항에 있어서, 상기 전력 분배기는 2
|
| 7 |
7
제6항에 있어서, 상기 기판은 테플론 기판을 사용하며, 상기 전력 분배기의 프로토타입은 Zr = 50Ω, Z0 = 50Ω, Zo = 65Ω, ZE = 135
|
| 8 |
8
제1항에 있어서, 상기 전력 분배기는 2
|
| 9 |
9
제1항에 있어서, 상기 전력 분배기는 2
|
| 10 |
10
제1항에 있어서, 상기 전력 분배기는 2
|
