| 1 |
1
복수의 메모리 셀로 이루어진 메모리 어레이와 상기 메모리 어레이 주변에 배치된 주변부를 포함하는 메모리 장치에 있어서, 상기 주변부는, 모드 비트에 따라 입력 비트를 복수의 데이터 비트들로 분할하되, 상기 모드 비트에 따라 설정된 메모리 어레이의 셀 레벨 순서대로 입력 비트를 n개의 멀티 레벨 셀 및 m개의 싱글 레벨 셀-여기서, n은 자연수이고, m은 자연수임-에 대응되는 복수의 데이터 비트들로 분할하는 재구성 로직부; 및 상기 모드 비트에 따라 설정된 메모리 어레이의 셀 레벨 순서대로 상기 메모리 어레이의 복수의 메모리 셀에 상기 분할된 복수의 데이터 비트들을 쓰는 쓰기 제어부를 포함하는 이종 메모리 어레이를 이용한 메모리 장치
|
| 2 |
2
제1항에 있어서,상기 메모리 어레이는 상기 모드 비트에 기초하여 n개의 멀티 레벨 셀 및 m개의 싱글 레벨 셀-여기서, n은 자연수이고, m은 자연수임-로 동작되는 복수의 메모리 셀을 가지는 적어도 하나의 기본 유닛을 포함하는 이종 메모리 어레이를 이용한 메모리 장치
|
| 3 |
3
제2항에 있어서,상기 메모리 어레이는 상기 기본 유닛을 반복적으로 사용하여 구성되는 이종 메모리 어레이를 이용한 메모리 장치
|
| 4 |
4
삭제
|
| 5 |
5
제1항에 있어서,상기 모드 비트에 따라 설정된 메모리 어레이의 셀 레벨을 이용하여 상기 쓰여진 데이터 비트들을 읽어 출력 비트로 변환하는 데이터 변환부를 더 포함하는 이종 메모리 어레이를 이용한 메모리 장치
|
| 6 |
6
제5항에 있어서,상기 데이터 변환부는, 상기 데이터 비트들이 쓰여진 메모리 어레이의 각 셀의 저항을 센싱하는 센스 증폭기; 및 상기 모드 비트에 따라 설정된 메모리 어레이의 셀 레벨을 이용하여 상기 센싱된 각 셀의 저항을 출력 비트로 변환하는 저항 디코더를 포함하는 이종 메모리 어레이를 이용한 메모리 장치
|
| 7 |
7
제1항에 있어서,기설정된 변경 조건에 따라 상기 모드 비트를 변경하는 모드 변경부를 더 포함하는 이종 메모리 어레이를 이용한 메모리 장치
|
| 8 |
8
제7항에 있어서,상기 모드 변경부는, 상기 모드 비트를 기설정된 변경 주기마다 변경하거나, 메모리 어레이별로 상기 모드 비트를 변경하거나, 또는 복수의 메모리 셀을 가지는 기본 유닛별로 상기 모드 비트를 변경하는 이종 메모리 어레이를 이용한 메모리 장치
|
| 9 |
9
제7항에 있어서,상기 모드 변경부는, 적어도 하나의 멀티 레벨 셀의 위치 또는 적어도 하나의 싱글 레벨 셀의 위치가 변경되도록 상기 모드 비트를 변경하는 이종 메모리 어레이를 이용한 메모리 장치
|
| 10 |
10
제1항에 있어서,상기 재구성 로직부는 상기 모드 비트에 따라 상기 입력 비트의 에러 정정을 위한 패리티 비트를 복수의 서브 패리티 비트들로 분할하되, 상기 모드 비트에 따라 설정된 메모리 어레이의 셀 레벨 순서대로 상기 패리티 비트를 n개의 멀티 레벨 셀 및 m개의 싱글 레벨 셀-여기서, n은 자연수이고, m은 자연수임-에 대응되는 복수의 서브 패리티 비트들로 분할하고, 상기 쓰기 제어부는 상기 모드 비트에 따라 설정된 메모리 어레이의 셀 레벨 순서대로 상기 메모리 어레이의 복수의 메모리 셀에 상기 분할된 복수의 서브 패리티 비트들을 쓰는 이종 메모리 어레이를 이용한 메모리 장치
|
| 11 |
11
복수의 메모리 셀로 이루어진 메모리 어레이와 상기 메모리 어레이 주변에 배치된 주변부를 포함하는 메모리 장치의 동작 방법에 있어서, 모드 비트에 따라 입력 비트를 복수의 데이터 비트들로 분할하되, 상기 모드 비트에 따라 설정된 메모리 어레이의 셀 레벨 순서대로 입력 비트를 n개의 멀티 레벨 셀 및 m개의 싱글 레벨 셀-여기서, n은 자연수이고, m은 자연수임-에 대응되는 복수의 데이터 비트로 분할하는 단계; 및 상기 모드 비트에 따라 설정된 메모리 어레이의 셀 레벨 순서대로 상기 메모리 어레이의 복수의 메모리 셀에 상기 분할된 복수의 데이터 비트들을 쓰는 단계를 포함하는 이종 메모리 어레이를 이용한 메모리 장치의 동작 방법
|
| 12 |
12
제11항에 있어서,상기 메모리 어레이는 상기 모드 비트에 기초하여 n개의 멀티 레벨 셀 및 m개의 싱글 레벨 셀-여기서, n은 자연수이고, m은 자연수임-로 동작되는 복수의 메모리 셀을 가지는 적어도 하나의 기본 유닛을 포함하는 이종 메모리 어레이를 이용한 메모리 장치의 동작 방법
|
| 13 |
13
제12항에 있어서,상기 메모리 어레이는 상기 기본 유닛을 반복적으로 사용하여 구성되는 이종 메모리 어레이를 이용한 메모리 장치의 동작 방법
|
| 14 |
14
삭제
|
| 15 |
15
제11항에 있어서,상기 모드 비트에 따라 설정된 메모리 어레이의 셀 레벨을 이용하여 상기 쓰여진 데이터 비트들을 읽어 출력 비트로 변환하는 단계를 더 포함하는 이종 메모리 어레이를 이용한 메모리 장치의 동작 방법
|
| 16 |
16
제15항에 있어서,상기 출력 비트로 변환하는 단계는, 상기 데이터 비트들이 쓰여진 메모리 어레이의 각 셀의 저항을 센싱하는 단계; 및 상기 모드 비트에 따라 설정된 메모리 어레이의 셀 레벨을 이용하여 상기 센싱된 각 셀의 저항을 출력 비트로 변환하는 단계를 포함하는 이종 메모리 어레이를 이용한 메모리 장치의 동작 방법
|
| 17 |
17
제11항에 있어서,기설정된 변경 조건에 따라 상기 모드 비트를 변경하는 단계를 더 포함하는 이종 메모리 어레이를 이용한 메모리 장치의 동작 방법
|
| 18 |
18
제17항에 있어서,상기 모드 비트를 변경하는 단계는, 상기 모드 비트를 기설정된 변경 주기마다 변경하거나, 메모리 어레이별로 상기 모드 비트를 변경하거나, 또는 복수의 메모리 셀을 가지는 기본 유닛별로 상기 모드 비트를 변경하는 이종 메모리 어레이를 이용한 메모리 장치의 동작 방법
|
| 19 |
19
제17항에 있어서,상기 모드 비트를 변경하는 단계는, 적어도 하나의 멀티 레벨 셀의 위치 또는 적어도 하나의 싱글 레벨 셀의 위치가 변경되도록 상기 모드 비트를 변경하는 이종 메모리 어레이를 이용한 메모리 장치의 동작 방법
|
| 20 |
20
제11항에 있어서,상기 모드 비트에 따라 상기 입력 비트의 에러 정정을 위한 패리티 비트를 복수의 서브 패리티 비트들로 분할하되, 상기 모드 비트에 따라 설정된 메모리 어레이의 셀 레벨 순서대로 상기 패리티 비트를 n개의 멀티 레벨 셀 및 m개의 싱글 레벨 셀-여기서, n은 자연수이고, m은 자연수임-에 대응되는 복수의 서브 패리티 비트들로 분할하는 단계; 및상기 모드 비트에 따라 설정된 메모리 어레이의 셀 레벨 순서대로 메모리 어레이의 복수의 메모리 셀에 상기 분할된 복수의 서브 패리티 비트들을 쓰는 단계를 더 포함하는 이종 메모리 어레이를 이용한 메모리 장치의 동작 방법
|
