| 1 |
1
임의의 발진기 코어의 게이트 인덕터와, 이웃하게 위치한 다른 발진기 코어의 드레인 인덕터를 자기적으로 결합하는 트랜스 포머를 갖는 복수의 발진기 코어(core)를 포함하고,상기 복수의 발진기 코어 중 제1 발진기 코어의 게이트 인덕터는 제2 발진기 코어의 드레인 인덕터와 제1 결합 계수로서 자기적으로 결합되고,상기 제2 발진기 코어의 게이트 인덕터는 제3 발진기 코어의 드레인 인덕터와 제2 결합 계수로서 자기적으로 결합되고,상기 제3 발진기 코어의 게이트 인덕터는 제4 발진기 코어의 드레인 인덕터와 제3 결합 계수로서 자기적으로 결합되고,상기 제4 발진기 코어의 게이트 인덕터는 상기 제1 발진기 코어의 드레인 인덕터와 제4 결합 계수로서 자기적으로 결합되고,상기 복수의 발진기 코어 각각의 드레인 인덕터의 공통 노드들은 하나의 출력 노드를 구성하고,상기 복수의 발진기 코어는 출력 노드를 통해 지정된 외부 기기로 2차 고조파 주파수를 제공하며,상기 복수의 발진기 코어의 기본 신호의 위상차가 π(180 degree)인 경우, 상기 2차 고조파 주파수의 출력 신호는, 동 위상(in-phase)이 되어 최대값의 출력을 갖는신호 생성기
|
| 2 |
2
제1항에 있어서,상기 제1 발진기 코어의 게이트 인덕터와 상기 제2 발진기 코어의 드레인 인덕터를 자기적으로 결합하는 제1 트랜스 포머;상기 제2 발진기 코어의 게이트 인덕터와 상기 제3 발진기 코어의 드레인 인덕터를 자기적으로 결합하는 제2 트랜스 포머;상기 제3 발진기 코어의 게이트 인덕터와 상기 제4 발진기 코어의 드레인 인덕터를 자기적으로 결합하는 제3 트랜스 포머; 및상기 제4 발진기 코어의 게이트 인덕터와 상기 제1 발진기 코어의 드레인 인덕터를 자기적으로 결합하는 제4 트랜스 포머를 더 포함하는 신호 생성기
|
| 3 |
3
제1항에 있어서,상기 복수의 발진기 코어 각각은 복수의 NMOS 트랜지스터들 만을 포함하는신호 생성기
|
| 4 |
4
제1항에 있어서,상기 복수의 발진기 코어 각각의 드레인 인덕터의 공통 노드들은, 서로 연결되어 있으며 바이어스(T)와 연결되고,상기 바이어스(T)의 RF 초크(choke)는, 상기 드레인 인덕터의 공통 노드들을 공급전원 VDD에 연결하여 직류 전류를 제공하고, 교류 신호가 공급전원 VDD으로 전달되는 것을 차단하고,상기 바이어스(T)의 커패시터는, 상기 드레인 인덕터의 공통 노드를 출력 부하와 연결하여 신호를 부하(RL)로 전도하고 직류 전류가 부하(RL)로 전달되는 것을 차단하는신호 생성기
|
| 5 |
5
제1항에 있어서,상기 복수의 발진기 코어는,상기 하나의 출력 노드를 통해 지정된 외부 기기로, 상기 2차 고조파 주파수의 출력 신호를 제공하는신호 생성기
|
| 6 |
6
제1항에 있어서,상기 신호 생성기가 갖는 총 위상 지연 Φtotal은 [수학식 1]에 의해 나타내고,[수학식 1]-상기 N은 상기 신호 생성기 내에 포함되는 발진기 코어의 개수, 상기 m은 1 이상의 임의의 정수, 상기 ΦTF는 발진기 코어의 게이트 인덕터와 상기 발진기 코어에 이웃하게 위치한 다른 발진기 코어의 드레인 인덕터의 위상 차이값, 상기 ΦGD는 동일한 발진기 코어에 포함되는 트랜지스터의 게이트 노드와 드레인 노드의 위상 차이값임-상기 N이 짝수(N=2, 4, 6, …)일 때, 상기 ΦTF와 상기 ΦGD의 합은 π가 되어, 상기 2차 고조파 주파수에서 최대 결합 출력을 얻는신호 생성기
|
| 7 |
7
제2항에 있어서,상기 제1 트랜스 포머의 제1 결합 계수는,상기 제1 발진기 코어에 포함되는 NMOS 트랜지스터의 게이트 노드와 드레인 노드의 제1 위상 차이값 및 상기 제1 발진기 코어의 게이트 인덕터와 상기 제2 발진기 코어의 드레인 인덕터의 제2 위상 차이값이 2π의 배수가 되도록 설정되는 신호 생성기
|
| 8 |
8
제7항에 있어서,상기 복수의 NMOS 트랜지스터들의 소스 노드는 접지(ground)에 연결되고, 상기 복수의 NMOS 트랜지스터들의 게이트 저항에는 공급전원이 인가되는 신호 생성기
|
