| 1 |
1
SRAM(Static Random Access Memory) 기반 FPGA(Field Programmable Gate Array)로 구현된 OBP(On Board Processor)에서 실행되는 OBP 시스템의 오류율 예측 방법에 있어서,우주 방사 환경에 따라 예측되는 OBP 구현 디바이스의 SEU(Single event upset) 발생률(φdevice)을 계산하는 단계; 상기 OBP 구현 디바이스의 SEU 발생률(φdevice)을 이용하여 OBP 시스템 구성을 재설치하는 스크러빙 한 주기 동안의 상기 OBP 구현 디바이스의 누적 SEU 발생률(γacc)을 계산하는 단계; 및상기 스크러빙 한 주기 동안의 OBP 구현 디바이스의 누적 SEU 발생률(γacc)에 따른 OBP 시스템 오류율(S)을 예측하는 단계를 포함하는 OBP 시스템의 오류율 예측 방법
|
| 2 |
2
제1항에 있어서,상기 OBP 시스템 오류율(S)을 이용하여 미리 정해진 시간 동안 OBP 시스템에 오류가 일어나지 않을 확률인 OBP 시스템 신뢰도(R)를 계산하는 단계를 더 포함하는 OBP 시스템의 오류율 예측 방법
|
| 3 |
3
제2항에 있어서,상기 OBP 시스템 신뢰도(R)를 계산하는 단계는,상기 OBP 시스템 신뢰도(R)를 TMR(Triple modular redundancy) 구조를 이루는 완화 모듈(mitigation window)의 개수(MW), OBP 구현 디바이스의 실드 두께(T) 및 상기 OBP 구현 디바이스의 SEU 발생률(φdevice)에 대한 함수로 나타내는 단계를 포함하는 OBP 시스템의 오류율 예측 방법
|
| 4 |
4
제1항에 있어서,상기 OBP 구현 디바이스의 SEU 발생률(φdevice)을 계산하는 단계는,우주 방사 환경의 고에너지 입자에 의한 SRAM 셀의 플립 가능성을 계산하는 단계;OBP 시스템의 운용 궤도에 따른 우주 방사 환경을 모델링하는 단계; 및 OBP 구현 디바이스의 SEU 발생률(φdevice)을 계산하는 단계를 포함하는 OBP 시스템의 오류율 예측 방법
|
| 5 |
5
제4항에 있어서,상기 우주 방사 환경의 고에너지 입자에 의한 SRAM 셀의 플립 가능성을 계산하는 단계는,SRAM 셀의 중이온(heavy ion)에 의해 비트 플립될 확률을 나타내는 단면적(σ(λ)) 및 양성자(proton)에 의해 비트 플립될 확률을 나타내는 단면적((E))을 계산하는 OBP 시스템의 오류율 예측 방법
|
| 6 |
6
제4항에 있어서,상기 OBP 시스템의 운용 궤도에 따른 우주 방사 환경을 모델링하는 단계는,통계적인 우주 환경 모델을 이용하여 특정 태양 조건하에서의 OBP 시스템의 운용 궤도에서 예측되는 중이온 및 양성자의 플럭스를 계산하는 OBP 시스템의 오류율 예측 방법
|
| 7 |
7
제4항에 있어서,상기 OBP 구현 디바이스의 SEU 발생률(φdevice)을 계산하는 단계는,OBP 구현 디바이스의 실드 두께(T)에 따른 우주 방사 환경을 설정하고, 상기 고에너지 입자에 의한 SRAM 셀의 플립 가능성 및 SRAM 셀의 개수를 포함하는 OBP 구현 디바이스의 구성 정보에 따라 예측되는 상기 OBP 구현 디바이스의 SEU 발생률(φdevice)을 계산하는 OBP 시스템의 오류율 예측 방법
|
| 8 |
8
제1항에 있어서,상기 OBP 구현 디바이스의 SEU 발생률(φdevice)을 계산하는 단계는,SRAM 셀의 SEU 발생률(φbit)을 계산하는 단계; 및SRAM 셀의 SEU 발생률(φbit) 및 SRAM 셀의 개수에 따라 SEU 발생 분포를 나타내는 이항 분포(binomial distribution)를 생성하여 제공하는 단계를 포함하는 OBP 시스템의 오류율 예측 방법
|
| 9 |
9
제1항에 있어서,상기 스크러빙 한 주기 동안 상기 OBP 구현 디바이스의 누적 SEU 발생률(γacc)을 계산하는 단계는,OBP 시스템 구성 정보를 확인하는 단계; 및 상기 OBP 구현 디바이스의 SEU 발생률(φdevice) 및 상기 OBP 시스템 구성 정보를 이용하여 OBP 구현 디바이스의 누적 SEU 발생률(γacc)을 계산하는 단계를 포함하는 OBP 시스템의 오류율 예측 방법
|
| 10 |
10
제9항에 있어서, 상기 OBP 시스템 구성 정보를 확인하는 단계는,TMR 구조를 이루는 완화 모듈(mitigation window)의 개수(MW), 완화 모듈의 평균 팬 아웃 수(δ), OBP 시스템 구성 셀의 개수(Nb) 및 스크러빙 주기(C)를 포함하는 상기 OBP 시스템 구성 정보를 확인하는 OBP 시스템의 오류율 예측 방법
|
| 11 |
11
제10항에 있어서, 상기 OBP 구현 디바이스의 SEU 발생률(φdevice) 및 상기 OBP 시스템 구성 정보를 이용하여 OBP 구현 디바이스의 누적 SEU 발생률(γacc)을 계산하는 단계는,TMR 구조를 이루는 완화 모듈의 에러 출력 확률 및 OBP 구현 디바이스에서의 SRAM 셀 분포 특성에 따라 상기 OBP 시스템 구성 정보에 대한 함수로 도출되는 수학식을 이용하여 상기 OBP 구현 디바이스의 누적 SEU 발생률(γacc)을 계산하는 OBP 시스템의 오류율 예측 방법
|
| 12 |
12
제1항에 있어서, 상기 스크러빙 한 주기 동안의 OBP 구현 디바이스의 누적 SEU 발생률(γacc)에 따른 OBP 시스템 오류율(S)을 예측하는 단계는,OBP 시스템을 로직 파트 및 라우팅 파트로 나누는 단계; 및 상기 스크러빙 한 주기 동안의 OBP 구현 디바이스의 누적 SEU 발생률(γacc)에 OBP 시스템의 파트 비율을 반영하여 OBP 시스템 오류율(S)을 예측하는 단계를 포함하는 OBP 시스템의 오류율 예측 방법
|
| 13 |
13
제12항에 있어서, OBP 시스템을 로직 파트 및 라우팅 파트로 나누는 단계는,SRAM 셀의 사용 타입에 따라 OBP 시스템을 로직 파트 및 라우팅 파트로 나누고 그 비율을 확인하는 OBP 시스템의 오류율 예측 방법
|
| 14 |
14
제12항에 있어서,OBP 시스템을 로직 파트 및 라우팅 파트로 나누는 단계는,TMR 구조를 이루는 완화 모듈에서 로직 파트의 오류율(σLUT)을 계산하는 단계; 및TMR 구조를 이루는 완화 모듈에서 라우팅 파트의 오류율(σR)을 계산하는 단계를 포함하는 OBP 시스템의 오류율 예측 방법
|
| 15 |
15
제14항에 있어서,TMR 구조를 이루는 완화 모듈에서 로직 파트의 오류율(σLUT)을 계산하는 단계는,OBP 시스템에서 로직 파트의 비율을 반영한 상기 스크러빙 한 주기 동안의 OBP 구현 디바이스의 누적 SEU 발생률(γacc) 및 OBP 시스템의 클럭 주파수(Cclock)를 이용하여 상기 로직 파트의 오류율(σLUT)을 계산하는 OBP 시스템의 오류율 예측 방법
|
| 16 |
16
제14항에 있어서,TMR 구조를 이루는 완화 모듈에서 라우팅 파트의 오류율(σR)을 계산하는 단계는,OBP 시스템에서 라우팅 파트의 비율을 반영한 상기 스크러빙 한 주기 동안의 OBP 구현 디바이스의 누적 SEU 발생률(γacc)을 이용하여 상기 라우팅 파트의 오류율(σR)을 계산하는 OBP 시스템의 오류율 예측 방법
|
| 17 |
17
제14항에 있어서,상기 스크러빙 한 주기 동안의 OBP 구현 디바이스의 누적 SEU 발생률(γacc)에 OBP 시스템의 파트 비율을 반영하여 OBP 시스템 오류율(S)을 예측하는 단계는,TMR 구조를 이루는 완화 모듈에서 로직 파트의 오류율(σLUT) 및 TMR 구조를 이루는 완화 모듈에서 라우팅 파트의 오류율(σR)을 곱하여 상기 완화 모듈의 오류율(Sk)을 계산하는 단계; 및상기 완화 모듈의 오류율(Sk)을 완화 모듈의 개수(MW)만큼 누적하여 상기 OBP 시스템 오류율(S)을 예측하는 단계를 포함하는 OBP 시스템의 오류율 예측 방법
|
| 18 |
18
제1항에 있어서,상기 OBP는 TMR(Triple Modular Redundancy) 구조 및 블라인드 스크러빙 기법이 적용된 OBP 시스템의 오류율 예측 방법
|
| 19 |
19
제1항 내지 제18항 중 어느 하나의 항에 따른 OBP 시스템의 오류율 예측 방법을 수행하기 위한 컴퓨터 프로그램이 기록된 컴퓨터로 판독 가능한 기록 매체
|
| 20 |
20
SRAM(Static Random Access Memory) 기반 FPGA(Field Programmable Gate Array)로 구현된 OBP(On Board Processor)의 실시간 시스템 오류율을 예측하는 OBP 시스템 오류율 예측 장치에 있어서,우주 방사 환경에 따라 예측되는 OBP 구현 디바이스의 SEU(Single event upset) 발생률(φdevice)을 계산하는 SEU 발생률 계산부;상기 OBP 구현 디바이스의 SEU 발생률(φdevice)을 이용하여 OBP 시스템 구성을 재설치하는 스크러빙 한 주기 동안 상기 OBP 구현 디바이스의 누적 SEU 발생률(γacc)을 계산하는 누적 SEU 발생률 계산부;상기 스크러빙 한 주기 동안의 OBP 구현 디바이스의 누적 SEU 발생률(γacc)에 따른 OBP 시스템 오류율(S)을 예측하는 OBP 시스템 오류율 예측부; 및상기 OBP 시스템 오류율(S)을 이용하여 미리 정해진 시간 동안 OBP 시스템에 오류가 일어나지 않을 확률인 OBP 시스템 신뢰도(R)를 계산하는 OBP 시스템 신뢰도 계산부를 포함하는 OBP 시스템 오류율 예측 장치
|
