| 1 |
1
반도체 칩;상기 반도체 칩의 일면에 적층되는 연성부재;상기 반도체 칩과 상기 연성부재 사이에 형성되는 솔더;상기 연성부재를 관통하여 형성되는 제1전극; 및상기 솔더와 상기 반도체 칩 사이 및 상기 솔더와 상기 제1전극 사이에 배치되어 상기 반도체 칩과 상기 연성부재를 전기적으로 연결하는 패드;를 포함하고,상기 연성 부재는상기 반도체 칩의 일면에 적층되는 제1 연성부재; 및상기 반도체 칩의 타면에 적층으로 배치되는 제2 연성부재;를 포함하고,상기 솔더는상기 반도체 칩과 상기 제1 연성부재 사이에 형성되는 제1솔더; 및상기 반도체 칩과 상기 제2 연성부재 사이에 형성되는 제2솔더;를 포함하는 칩 패키지
|
| 2 |
2
삭제
|
| 3 |
3
제1항에 있어서, 상기 반도체 칩은,상기 제1전극과 대응되는 위치에 제2전극이 형성되며, 상기 패드를 통해 상기 솔더와 결합되는 칩 패키지
|
| 4 |
4
제1항에 있어서,상기 연성부재는,폴리머 재질로 형성되는 칩 패키지
|
| 5 |
5
제1항에 있어서,상기 연성부재의 타면에 기판이 전기적으로 연결되는 칩 패키지
|
| 6 |
6
삭제
|
| 7 |
7
제1항에 있어서,상기 제1 연성부재를 관통하여 형성되는 제1전극;상기 반도체 칩을 관통하며, 상기 제1전극에 대응되는 위치에 형성되는 제2전극;상기 제2 연성부재를 관통하며, 상기 제2전극과 대응되는 위치에 형성되는 제3전극;상기 제1솔더와 상기 제2전극 사이 및 상기 제1솔더와 상기 제1전극 사이에 배치되어 상기 반도체 칩과 상기 제1 연성부재를 전기적으로 연결하는 제1패드; 및상기 제2솔더와 상기 제2전극 사이 및 상기 제2솔더와 상기 제3전극 사이에 배치되어 상기 반도체 칩과 상기 제2 연성부재를 전기적으로 연결하는 제2패드;를 더 포함하는 칩 패키지
|
| 8 |
8
제1전극이 관통되는 연성부재를 제조하는 연성부재 제조단계;상기 연성부재 상에 반도체 칩을 적층하는 반도체 칩 배치단계; 상기 제1전극에 대응되는 위치에 솔더를 형성하여 상기 반도체 칩과 상기 연성부재를 전기적으로 연결하는 결합단계; 및상기 반도체 칩을 박막화하는 박막화단계;를 포함하고,상기 결합단계는,상기 제1전극과 상기 솔더 사이 및 상기 반도체 칩과 상기 솔더 사이에 패드를 배치하는 패드 배치단계;를 포함하는 칩 패키지 제조방법
|
| 9 |
9
삭제
|
| 10 |
10
삭제
|
