| 1 |
1
기판;상기 기판 상에 형성된 GaN계 채널층;상기 채널층과의 계면에서 이차원전자가스 채널을 유발하지 않는 소정 두께로 형성된 AlGaN계 장벽층;서로 이격되도록 상기 장벽층 상에 배치된 소스 전극 및 드레인 전극;상기 소스 전극 및 상기 드레인 전극 사이에 위치하고, 상기 장벽층 상에 형성된 절연층; 및상기 소스 전극과 상기 드레인 전극 사이에 위치하고, 상기 절연층에 의해 상기 장벽층과 이격되도록 배치된 게이트 전극;을 포함하고,상기 장벽층은,상기 채널층과 상기 장벽층의 계면에 이차원전자가스채널을 유발하도록 N-type 으로 도핑된 제1 영역 및상기 게이트 전극의 하부에 위치하고, N-type으로 도핑되지 않은 제2영역으로 형성되는 이종접합 전계효과 트랜지스터
|
| 2 |
2
제1항에 있어서,상기 제1 영역은 상기 장벽층에 Si 이온 주입(ion implantation)을 통해 상기 장벽층의 일부 영역을 N-type로 도핑함으로써 형성되는 이종접합 전계효과 트랜지스터
|
| 3 |
3
제1항에 있어서,상기 제2 영역은,상기 게이트 전극이 배치될 위치에 증착된 패시베이션 막에 의해 N-type 도핑을 차단함으로써 형성되는 이종접합 전계효과 트랜지스터
|
| 4 |
4
제3항에 있어서,상기 패시베이션 막은 SiOx 또는 SiNx 재질인 이종접합 전계효과 트랜지스터
|
| 5 |
5
제1항에 있어서,상기 장벽층은 6nm이하의 두께로 형성되는 이종접합 전계효과 트랜지스터
|
| 6 |
6
제1항에 있어서,상기 소스 전극 및 드레인 전극은 Ti/Al 또는 Ni/Au를 포함하고,상기 제1 영역상에서 500 °C 내지 600 °C 의 열처리를 통해 오믹 접합을 형성하는 이종접합 전계효과 트랜지스터
|
| 7 |
7
제1항에 있어서,상기 게이트 전극은 Au, Ag 또는 Ni을 포함하는 이종접합 전계효과 트랜지스터
|
| 8 |
8
제1항에 있어서,상기 기판 상에 형성된 버퍼층을 더 포함하는 이종접합 전계효과 트랜지스터
|
| 9 |
9
기판 상에 GaN계 채널층을 형성하는 단계;상기 채널층 상에 상기 채널층과의 계면에서 이차원전자가스 채널을 유발하지 않는 소정 두께로 AlGaN계 장벽층을 형성하는 단계;상기 장벽층 상에 패시베이션 막을 증착시키는 단계;게이트 전극을 배치할 위치 외의 패시베이션 막을 제거하는 단계;상기 채널층과 상기 장벽층의 계면에 이차원전자가스 채널을 유발하도록 상기 장벽층을 N-type 도핑하여 제1 영역을 형성하는 단계;상기 장벽층 상에 존재하는 잔존 패시베이션 막을 제거하여 제2 영역을 형성하는 단계;상기 장벽층 상에 서로 이격되도록 소스 전극 및 드레인 전극을 배치하는 단계;상기 소스 전극 및 상기 드레인 전극 사이에 위치하도록, 상기 장벽층 상에 절연층을 형성하는 단계; 및상기 소스 전극과 상기 드레인 전극 사이에 위치하고, 상기 절연층에 의해 상기 장벽층과 이격되도록 게이트 전극을 배치하는 단계;를 포함하는 이종접합 전계효과 트랜지스터의 제조방법
|
| 10 |
10
제9항에 있어서,상기 소스 전극 및 드레인 전극을 배치하는 단계는,상기 제1 영역상에서 500 °C 내지 600 °C 의 열처리를 통해 오믹접합을 형성하는 이종접합 전계효과 트랜지스터의 제조방법
|
| 11 |
11
제9항에 있어서,상기 장벽층을 형성하는 단계는,장벽층을 6nm 이하의 두께로 형성하는 이종접합 전계효과 트랜지스터의 제조 방법
|
| 12 |
12
제9항에 있어서,상기 패시베이션 막은 SiOx 또는 SiNx 재질인 이종접합 전계효과 트랜지스터의 제조 방법
|
| 13 |
13
제9항에 있어서,상기 소스 전극 및 상기 드레인 전극은 Ti/Al 또는 Ni/Au를 포함하는 이종접합 전계효과 트랜지스터의 제조 방법
|
| 14 |
14
제9항에 있어서,상기 게이트 전극은 Au, Ag 또는 Ni을 포함하는 이종접합 전계효과 트랜지스터의 제조 방법
|
| 15 |
15
제9항에 있어서,상기 채널층을 형성하는 단계 이전에 상기 기판 상에 버퍼층을 형성하는 단계를 더 포함하는 이종접합 전계효과 트랜지스터의 제조 방법
|
