| 1 |
1
기판;상기 기판 상에 형성된 GaN계 채널층;상기 채널층과의 계면에서 이차원전자가스 채널을 유발하지 않는 소정 두께로 형성된 AlGaN계 제1 장벽층;N-type으로 도핑되어 상기 채널층과 상기 제1 장벽층의 계면에 이차원전자가스채널을 유발하도록 형성된 AlGaN계 제2 장벽층;상기 제2 장벽층을 관통하는 리세스;상기 제2 장벽층에 접하고 서로 이격되도록 배치된 소스 전극 및 드레인 전극;상기 소스 전극 및 상기 드레인 전극 사이에 위치하고, 상기 제2 장벽층 상에 형성된 절연층; 및상기 소스 전극과 상기 드레인 전극 사이에 위치하고, 상기 절연층에 의해 상기 제2 장벽층과 이격되도록 배치된 게이트 전극;을 포함하는 이종접합 전계효과 트랜지스터
|
| 2 |
2
제1항에 있어서,상기 제2 장벽층은 상기 Si 이온 주입(ion implantation)을 통해 N-type로 도핑함으로써 형성되는 이종접합 전계효과 트랜지스터
|
| 3 |
3
제1항에 있어서,상기 리세스의 깊이는,상기 제2 장벽층의 두께와 동일한 이종접합 전계효과 트랜지스터
|
| 4 |
4
제1항에 있어서,상기 AlGaN계는 AlxGa1-xN(0
|
| 5 |
5
제1항에 있어서,상기 제1 장벽층 및 제2 장벽층은 6nm이하의 두께로 형성되는 이종접합 전계효과 트랜지스터
|
| 6 |
6
제1항에 있어서,상기 소스 전극 및 드레인 전극은 Ti/Al 또는 Ni/Au를 포함하고,상기 제2 장벽층에서 500 °C 내지 600 °C 의 열처리를 통해 오믹 접합으로 형성되는 이종접합 전계효과 트랜지스터
|
| 7 |
7
제1항에 있어서,상기 게이트 전극은 Au, Ag 또는 Ni을 포함하는 이종접합 전계효과 트랜지스터
|
| 8 |
8
제1항에 있어서,상기 기판 상에 형성된 버퍼층을 더 포함하는 이종접합 전계효과 트랜지스터
|
| 9 |
9
기판 상에 GaN계 채널층을 형성하는 단계;상기 채널층과의 계면에서 이차원전자가스 채널을 유발하지 않는 소정 두께로 AlGaN계 제1 장벽층을 형성하는 단계;N-type 으로 도핑되어 상기 채널층과 상기 제1 장벽층의 계면에 이차원전자가스채널을 유발하도록 AlGaN계 제2 장벽층을 형성하는 단계;상기 제2 장벽층을 관통하는 리세스를 형성하는 단계;상기 제2 장벽층에 접하고 서로 이격되도록 소스 전극 및 드레인 전극을 배치하는 단계;상기 소스 전극 및 상기 드레인 전극 사이에 위치하도록 상기 제2 장벽층 상에 절연층을 형성하는 단계; 및상기 소스 전극과 상기 드레인 전극 사이에 위치하고, 상기 절연층에 의해 상기 제2 장벽층과 이격되도록 게이트 전극을 배치하는 단계;를 포함하는 이종접합 전계효과 트랜지스터의 제조방법
|
| 10 |
10
제9항에 있어서,상기 제2 장벽층은,상기 Si 이온 주입(ion implantation)을 통해 N-type로 도핑함으로써 형성되는 이종접합 전계효과 트랜지스터의 제조방법
|
| 11 |
11
제9항에 있어서,상기 리세스의 깊이는,상기 제2 장벽층의 두께와 동일하게 설정하여 형성하는 이종접합 전계효과 트랜지스터의 제조방법
|
| 12 |
12
제9항에 있어서,상기 AlGaN계는 AlxGa1-xN(0
|
| 13 |
13
제9항에 있어서,상기 제1 장벽층을 형성하는 단계 및 상기 제2 장벽층을 형성하는 단계는,상기 제1 장벽층 및 제2 장벽층을 6nm이하의 두께로 형성하는 이종접합 전계효과 트랜지스터의 제조방법
|
| 14 |
14
제9항에 있어서,상기 소스 전극 및 드레인 전극은 Ti/Al 또는 Ni/Au를 포함하고,상기 소스 전극 및 드레인 전극을 배치하는 단계는,상기 제2 장벽층에서 500 °C 내지 600 °C 의 열처리를 통해 오믹 접합을 형성하는 이종접합 전계효과 트랜지스터의 제조방법
|
| 15 |
15
제9항에 있어서,상기 게이트 전극은 Au, Ag 또는 Ni을 포함하는 이종접합 전계효과 트랜지스터의 제조방법
|
