| 1 |
1
기판 상에 교대로 적층된 적어도 하나의 Si층 및 적어도 하나의 SiGe층을 포함하는 적층체를 패터닝하여, 예비 소스 패턴, 예비 채널 패턴 및 예비 드레인 패턴을 포함하는 핀 구조체를 형성하는 단계;상기 핀 구조체의 상기 예비 채널 패턴에서, 상기 Si층 및 상기 SiGe층 중 어느 하나를 선택적으로 제거하여 적어도 하나의 브릿지 채널을 형성하는 단계;상기 핀 구조체의 상기 브릿지 채널, 상기 예비 소스 패턴 및 상기 예비 드레인 패턴으로 Ge를 주입하는 단계;상기 브릿지 채널의 적어도 일부를 감싸는 더미 게이트를 형성하는 단계;상기 핀 구조체의 상기 예비 소스 패턴 및 상기 예비 드레인 패턴 각각에 서로 다른 도전형의 불순물을 주입하여 소스 및 드레인을 형성하는 단계;상기 더미 게이트를 제거하는 단계; 및상기 브릿지 채널의 적어도 일부를 감싸는 게이트를 형성하는 단계;를 포함하되,상기 Ge를 주입하는 단계는,상기 핀 구조체의 상기 브릿지 채널, 상기 예비 소스 패턴 및 상기 예비 드레인 패턴을 덮는 SiGe 박막을 형성하는 단계; 및산화 공정을 통해 상기 핀 구조체의 상기 브릿지 채널, 상기 예비 소스 패턴 및 상기 예비 드레인 패턴으로 상기 SiGe 박막에 함유된 상기 Ge를 확산시키는 단계;를 포함하는, 터널링 전계 효과 트랜지스터의 제조 방법
|
| 2 |
2
제1 항에 있어서,상기 핀 구조체를 형성하는 단계는,상기 예비 채널 패턴의 상기 기판 상면에 평행한 일 방향으로의 폭이 상기 예비 소스 패턴 및 상기 예비 드레인 패턴 중 적어도 하나의 상기 일 방향으로의 폭 보다 작도록 상기 적층체를 패터닝하여 상기 핀 구조체를 형성하는 것을 특징으로 하는, 터널링 전계 효과 트랜지스터의 제조 방법
|
| 3 |
3
제1 항에 있어서,상기 브릿지 채널을 형성하는 단계는,상기 핀 구조체의 상기 예비 채널 패턴에서 상기 SiGe층을 제거하여 상기 브릿지 채널을 형성하고,상기 Ge를 주입하는 단계는,상기 핀 구조체의 상기 Si층이 Si1-xGex층(여기서, 상기 x는 0 초과이고 1 이하임)으로 변환되고 상기 SiGe층이 Si1-yGey층(여기서, 상기 y는 0 초과이고 1 이하이되, 상기 x 미만임)으로 변환되도록, 상기 핀 구조체의 상기 브릿지 채널, 상기 예비 소스 패턴 및 상기 예비 드레인 패턴으로 상기 Ge를 주입하는 것을 특징으로 하는, 터널링 전계 효과 트랜지스터의 제조 방법
|
| 4 |
4
제1 항에 있어서,상기 브릿지 채널을 형성하는 단계는,상기 핀 구조체의 상기 예비 채널 패턴에서 상기 Si층을 제거하여 상기 브릿지 채널을 형성하고,상기 Ge를 주입하는 단계는, 상기 핀 구조체의 상기 SiGe층이 Si1-xGex층(여기서, 상기 x는 0 초과이고 1 이하임)으로 변환되고 상기 Si층이 Si1-yGey층(여기서, 상기 y는 0 초과이고 1 이하이되, 상기 x 미만임)으로 변환되도록, 상기 핀 구조체의 상기 브릿지 채널, 상기 예비 소스 패턴 및 상기 예비 드레인 패턴으로 상기 Ge를 주입하는 것을 특징으로 하는, 터널링 전계 효과 트랜지스터의 제조 방법
|
| 5 |
5
제1 항에 있어서,상기 브릿지 채널을 형성하는 단계는, 불소를 에천트(etchant)로 사용한 건식 식각 공정을 통해 상기 핀 구조체의 상기 예비 채널 패턴에서 상기 Si층 및 상기 SiGe층 중 어느 하나를 선택적으로 제거하여 상기 브릿지 채널을 형성하는 것을 특징으로 하는, 터널링 전계 효과 트랜지스터의 제조 방법
|
| 6 |
6
제1 항에 있어서,상기 브릿지 채널을 형성하는 단계는, 암모니아-과산화 혼합물 (ammonia-peroxide mixture, APM)을 이용한 습식 식각 공정을 통해 상기 핀 구조체의 상기 예비 채널 패턴에서 상기 Si층 및 상기 SiGe층 중 어느 하나를 선택적으로 제거하여 상기 브릿지 채널을 형성하는 것을 특징으로 하는, 터널링 전계 효과 트랜지스터의 제조 방법
|
| 7 |
7
삭제
|
| 8 |
8
제1 항에 있어서,상기 더미 게이트를 형성하는 단계는,상기 기판의 상면 및 상기 핀 구조체를 덮는 더미 게이트 물질층을 형성하는 단계; 및상기 Ge를 확산시키는 단계의 수행 결과 상기 핀 구조체 상에 잔존하는 실리콘 산화막 및 상기 더미 게이트 물질층을 패터닝하여, 상기 브릿지 채널의 적어도 일부 및 상기 브릿지 채널 상의 실리콘 산화막을 감싸는 상기 더미 게이트를 형성하는 단계;를 포함하는 것을 특징으로 하는, 터널링 전계 효과 트랜지스터의 제조 방법
|
| 9 |
9
제1 항에 있어서,상기 더미 게이트를 제거하는 단계와 상기 게이트를 형성하는 단계 사이에, 상기 브릿지 채널의 적어도 일부를 감싸는 게이트 유전막을 형성하는 단계;를 더 포함하는 것을 특징으로 하는, 터널링 전계 효과 트랜지스터의 제조 방법
|
| 10 |
10
기판 상에 교대로 적층된 적어도 하나의 Si층 및 적어도 하나의 SiGe층을 포함하는 적층체를 패터닝하여, 예비 소스 패턴, 예비 채널 패턴 및 예비 드레인 패턴을 포함하는 핀 구조체를 형성하는 단계;상기 핀 구조체의 상기 예비 소스 패턴, 상기 예비 채널 패턴 및 상기 예비 드레인 패턴으로 Ge를 주입하는 단계;상기 핀 구조체의 상기 예비 채널 패턴에서, 상기 Ge가 주입된 Si층 및 SiGe층 중 어느 하나를 선택적으로 제거하여 적어도 하나의 브릿지 채널을 형성하는 단계;상기 브릿지 채널의 적어도 일부를 감싸는 더미 게이트를 형성하는 단계;상기 핀 구조체의 상기 예비 소스 패턴 및 상기 예비 드레인 패턴 각각에 서로 다른 도전형의 불순물을 주입하여 소스 및 드레인을 형성하는 단계;상기 더미 게이트를 제거하는 단계; 및상기 브릿지 채널의 적어도 일부를 감싸는 게이트를 형성하는 단계;를 포함하되,상기 Ge를 주입하는 단계는,상기 핀 구조체의 상기 예비 소스 패턴, 상기 예비 채널 패턴 및 상기 예비 드레인 패턴을 덮는 SiGe 박막을 형성하는 단계; 및산화 공정을 통해 상기 핀 구조체의 상기 예비 소스 패턴, 상기 예비 채널 패턴 및 상기 예비 드레인 패턴으로 상기 SiGe 박막에 함유된 상기 Ge를 확산시키는 단계;를 포함하는, 터널링 전계 효과 트랜지스터의 제조 방법
|
| 11 |
11
삭제
|
| 12 |
12
제10 항에 있어서,상기 Ge를 주입하는 단계와 상기 브릿지 채널을 형성하는 단계 사이에,상기 Ge를 확산시키는 단계의 수행 결과 상기 핀 구조체 상에 잔존하는 실리콘 산화막을 제거하는 단계;를 더 포함하는 것을 특징으로 하는, 터널링 전계 효과 트랜지스터의 제조 방법
|
| 13 |
13
제10 항에 있어서,상기 Ge를 주입하는 단계는,상기 핀 구조체의 상기 Si층이 Si1-xGex층(여기서, 상기 x는 0 초과이고 1 이하임)으로 변환되고 상기 SiGe층이 Si1-yGey층(여기서, 상기 y는 0 초과이고 1 이하이되, 상기 x 미만임)으로 변환되도록, 상기 핀 구조체의 상기 예비 소스 패턴, 상기 예비 채널 패턴 및 상기 예비 드레인 패턴으로 상기 Ge를 주입하고,상기 브릿지 채널을 형성하는 단계는,상기 핀 구조체의 상기 예비 채널 패턴에서, 상기 Si1-yGey층을 제거하여 상기 브릿지 채널을 형성하는 것을 특징으로 하는, 터널링 전계 효과 트랜지스터의 제조 방법
|
| 14 |
14
제10 항에 있어서,상기 Ge를 주입하는 단계는, 상기 핀 구조체의 상기 SiGe층이 Si1-xGex층(여기서, 상기 x는 0 초과이고 1 이하임)으로 변환되고 상기 Si층이 Si1-yGey층(여기서, 상기 y는 0 초과이고 1 이하이되, 상기 x 미만임)으로 변환되도록, 상기 핀 구조체의 상기 예비 소스 패턴, 상기 예비 채널 패턴 및 상기 예비 드레인 패턴으로 상기 Ge를 주입하고,상기 브릿지 채널을 형성하는 단계는,상기 핀 구조체의 상기 예비 채널 패턴에서, 상기 Si1-yGey층을 제거하여 상기 브릿지 채널을 형성하는 것을 특징으로 하는, 터널링 전계 효과 트랜지스터의 제조 방법
|
| 15 |
15
제10 항에 있어서,상기 더미 게이트를 제거하는 단계와 상기 게이트를 형성하는 단계 사이에, 상기 브릿지 채널의 적어도 일부를 감싸는 게이트 유전막을 형성하는 단계;를 더 포함하는 것을 특징으로 하는, 터널링 전계 효과 트랜지스터의 제조 방법
|
